熱門關鍵字:行動支付 | 高頻 | PCB | 藍牙5 | NB-IoT

訂閱電子報

立刻輸入Email,獲取最新的資訊:

收藏功能:
分享報新知:
其他功能:

暫時接合材料創新  FOWLP製程實現高接合密度

文‧Qi Wu/Xiao Liu/Kuo Han/Dongshun Bai/Tony Flaim 發布日期:2018/01/20 關鍵字:暫時接合材料製程先置芯片製程後置芯片製程

扇出型晶圓級封裝(FOWLP)技術可實現高接合密度,擴大低價封裝可支持的I/O數量,並降低成本。相比當前的其他技術而言,該技術可減少芯片占位面積,提高接合密度,改善布線情況,并降低封裝厚度。

標準的FOWLP晶圓由良裸晶粒(KGD)和重布線層(RDL)或嵌入塑封料的層狀結構組成,這樣有助於降低產品的次品率,提升2.5D和3D集成設計的靈活性。按照芯片放置在基板上的先後順序可將FOWLP製程分為兩類:先置芯片和後置芯片。先置芯片製程已歷經多年發展,目前被運用於大規模生產中。後置芯片製程也稱為RDL優先製程,目前仍處於早期開發階段。

人們已制定了大量的工作流程以滿足先置芯片製程在靈活設計方面的要求(見圖1)。通常情況下,KGD放置在已壓層至可移除膠帶的基板上。然後,在KGD上面放置一層塑封料,並進行固化。接著,將基板從壓層膠帶上分離,再製作RDL並黏接錫球。最後,對晶圓進行切割,以便用於後續加工。

》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
研討會專區
熱門文章