熱門關鍵字:行動支付 | 自駕車 | 藍牙5 | NB-IoT | AI

訂閱電子報

立刻輸入Email,獲取最新的資訊:

收藏功能:
分享報新知:
其他功能:

Achronix攜手AccelerComm eFPGA加速5G產品設計時程

文‧侯冠州 發布日期:2018/03/31 關鍵字:Speedcore IPSpeedcore Efpga極化碼前向錯誤更正

為加快5G商用化設計時程,美國嵌入式FPGA(eFPGA)業者Achronix宣布與半導體智慧財產權(IP)業者AccelerComm合作,將AccelerComm專利申請中的極化碼(Polar Code)移植至Achronix的FPGA產品組合中,並為使用5G增強移動寬頻(eMBB)的技術方案提供客制化服務,以加速5G產品上市時程。

Achronix產品規劃和業務發展高級總監Mike Fitton表示,該公司十分高興能與AccelerComm合作,在該公司旗下的eFPGA中,將AccelerComm的極化碼產生實體,能使搭載Speedcore eFPGA的特殊應用積體電路(ASIC)和系統單晶片(SoC),藉由更新來支持全新標準,成為部署5G的高性價比解決方案。

據悉,前向錯誤更正(Forward Error Correction, FEC)碼長常用於高性能5G系統中的控制通道,而AccelerComm的極化碼解決方案,是基於一種獨特的儲存架構,可在正確的時間,將正確的資訊傳送給正確的處理單元,從而改善硬體效率、功率效率和延遲性。

當這款IP適用於Achronix研發的Speedcore eFPGA陣列結構後,可比其他基於軟體的解決方案具備更低的功耗及更高的傳輸量;換言之,在搭載了eFPGA的ASIC或SoC中產生實體極化碼IP,可使5G的整合式解決方案具有更低的通訊延遲和功耗。

AccelerComm董事長兼代理職行長Tom Cronk指出,5G Release 16規範中對於波型和新編碼有許多新的元素,而5G也需要創新性的開發,滿足可靠、低延遲通訊和大規模機器通訊等特性。透過該公司在IP工程中的優勢和Achronix靈活的硬體設計,雙方將繼續推出5G解決方案,加速5G商用時程。

Achronix為美國半導體業者,主要研發Speedcore eFPGA。Speedcore eFPGA的IP產品可以被整合至ASIC和SoC之中,以提供訂製的可程式設計晶片結構。客戶提出其所需的邏輯、記憶體和數位訊號處理(DSP)資源,Achronix便配置Speedcore IP以滿足其個性化的需求。

研討會專區
主題式電子報
熱門文章