掌握FPGA設計細節 核心輔助式除錯加速驗證

作者: Joel Woodward
2007 年 04 月 30 日
【量測實務專欄】   採用FPGA的設計小組,在模擬與原型設計階段間的轉換會變得更順利。FPGA技術具備可程式控制的特性,並能配合規格改變,所以經常是最後才設計的硬體區塊,因此完成設計並在系統中測試該設計,將面臨極大的壓力。由於只有少數的接腳可用來呈現設計內部的能見度,造成除錯大型化,且複雜的FPGA設計可能會產生問題。僅憑直覺而非依賴實際的量測結果,通常只會引發挫折感並使專案進度落後。核心輔助式除錯(Core...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

借力無感測器控制技術 BLDC馬達系統運行效率大增

2015 年 12 月 14 日

整合雙感測子系統 電感式生物感測器功能大增

2016 年 04 月 07 日

感測元件展妙用 智慧家居實現指日可待

2018 年 04 月 26 日

改善流程/控管品質 AI扭轉製造價值

2019 年 09 月 08 日

E1.S/E1.L/PCIe 5.0聯手 儲存效能衝破瓶頸

2022 年 03 月 31 日

常關需求引發路線之爭 D-mode GaN不容低估(1)

2023 年 10 月 31 日
前一篇
賽普拉斯PSoC評估套件具I<sup>2</sup>C埠擴充功能
下一篇
瑞薩推出SH2A-FPU CPU多重核心技術