益華/海思擴大16奈米FinFET領域合作

2014 年 12 月 24 日

益華電腦(Cadence)與海思半導體(HiSilicon Technologies)已簽署合作協議,將於16奈米鰭式場效電晶體(FinFET)設計領域大幅擴增採用益華數位與客製/類比流程,並於10奈米和7奈米製程的設計流程上密切合作。海思半導體也廣泛使用益華數位和客製/類比驗證解決方案,並且已經取得益華DDR IP與3D-IC解決方案授權。


益華全球營運和系統與驗證事業群執行副總裁黃小立表示,與海思半導體簽署的這項合約植基於多年合作的基礎上,我們期盼在新的先進網路架構解決方案上能夠更進一步擴展合作關係。


海思半導體平台與核心技術開發部資深總監Lin Yu表示,為持續提供高度差異化的通訊與數位媒體晶片組解決方案,海思仰賴益華提供設計實現與驗證解決方案,使高品質晶片能夠具備理想效能、功耗與面積。在以往成功合作的基礎上,海思增加益華解決方案的應用,盼望能在16奈米製程上開發出創新的晶片解決方案,包括未來的10和7奈米製程。


在數位流程方面,這份協議包含Encounter數位設計實現系統、Tempus時序Signoff解決方案、Voltus IC電源完整性解決方案,以及Quantus QRC萃取解決方案。在客製/類比設計方面,海思設計人員運用Virtuoso客製設計平台、Spectre模擬平台、實體驗證系統、Litho Physical Analyzer與CMP Predictor。


益華電腦網址:www.cadence.com

標籤
相關文章

Cadence購併Cosmic Circuits以開拓IP陣容

2013 年 02 月 18 日

戴樂格獲益華音訊/語音DSP IP授權

2013 年 09 月 16 日

ANSYS解決方案獲台積電先進5奈米製程認證

2018 年 05 月 15 日

Cadence Virtuoso先進節點平台支援7奈米製程

2017 年 04 月 07 日

Cadence任命Anirudh Devgan擔任總裁

2017 年 11 月 23 日

Mentor多項工具通過台積電5奈米FinFET製程

2019 年 05 月 02 日
前一篇
減緩OTT服務衝擊 電信業者寄望VoLTE
下一篇
車載DSRC通訊顯神通 汽車防撞系統更安全