矽中介層製造商漸增 2.5D晶片成本微縮有望
 |
| Yole Developpement專案經理Jean-Marc Yannou |
賽靈思(Xilinx)以堆疊式矽晶封裝互連技術(Stacked Silicon Interconnect Technology, SSIT)為基礎，推出現場可程式邏輯閘陣列(FPGA)系列–Virtex-7 2000。過去一年半，賽靈思不斷主打其各種不同FPGA處理器頻寬及低耗電量的效能表現。
本文將介紹賽靈思SSI解決方案的生產成本模型，包含矽中介層(Silicon Interposer)、組裝及封裝操作。這些結果將會與稍後提到的未來五年「降低成本規畫」中，以標準封裝為基礎的替代性解決方案互相比較。其中，最須探討的是「這項技術(將)會多貴？」這也是每每在預測新興技術時最急迫了解的問題。
賽靈思Virtex-7導入SSI技術
Virtex-7 2000T模組封裝外表大小約為45×45平方毫米(mm2)的一千兩百球柵陣列封裝(Ball Grid Array, BGA)。一個以65奈米(nm)互補式金屬氧化物半導體(CMOS)設計規則構想出的三維(3D)被動矽中介層，以覆晶(Flip-chip)技術放置在有機BGA基板上，再以熱回流焊接(Thermal Solder Reflow)固定。
這個3D中介層共包含四層厚達100微米(μm)的平面金屬層，三層為有顆粒花紋的銅及一層鋁，以銅完全覆蓋直徑約10～12微米的導通孔，預估中介層的大小大概接近10平方公分。在中介層之上是俗稱為「切片(Slices)」的28奈米CMOS，包含可替換的數位訊號處理器(DSP)、記憶體、可程式邏輯列，以及串列器/解串列器(SerDes)介面區塊，預估每片的表面區域大概是200平方毫米，為異質整合的形式，意即將各種不同功能的積體電路(IC)組裝於同一個基板上。
Virtex-7 2000T採用的是矽基板，以覆晶技術將IC與中介層貼合，在兩個連續凸塊間，以最小為45毫米的高度覆合銅錫合金微凸塊，再以高度精密的熱壓焊進行焊接製程。如同其他較大型的晶片一樣，Virtex-7 2000也須在封裝的最上方覆上散熱片(圖1)。
 |
| 圖1 Virtex-7 2000T跨部分及整個模組的概要圖示 |
中介層生產成本仍高
Yole Developpement預測此一中介層的量產良率達95%，而組裝良率高達99%；通常組裝良率都比較高，但Yole分析良率時也已將整個模組的複雜性及五個高精密覆晶的焊接步驟列入考量。Yole預測生產此一矽中介層的代工廠是已折舊的CMOS 65奈米製程工廠，也就是台積電七廠。
Yole Developpement不認為台積電在2012年會生產超過一萬片直徑300毫米的中介層晶圓，預計矽穿孔(Through Silicon Via, TSV)相關的製造設備將無法攤銷，但重分布層(Redistribution Layer)則可隨著設備的折舊而完成攤提。矽穿孔相關的設備包含通孔蝕刻製程用的深反應離子蝕刻(Deep Reactive Ion Etching, DRIE)、填滿通孔之鍍銅製程、晶圓鍵合與剝離、矽穿孔露出作業之晶圓薄化。
Yole Developpement以矽穿孔成本計算工具及成本模型來推測矽中介層的生產成本，在2012年平均每片中介層晶圓的總製造成本是683元美元，其中61%是設備成本的攤銷，21%是材料、耗材(氣體及化學品)、能源及水的成本，11%為裸晶圓(矽晶圓及焊接載體)，5%為產出虧損，以及2%的人力成本。看起來矽穿孔相關的製程步驟占整體製造成本的四分之三，但當未來相關的設備開始折舊後，這些成本的比例也將逐漸下降。
Yole Developpement預測台積電一開始將會大幅提高中介層晶圓的利潤比例(60%)，預計2012年底時每片晶圓的價格約為1,700美元，也就是每個中介層單價最高達30美元左右。
初期封裝成本亦不低
初期封裝成本亦不低
封裝基板為4+2+4的覆晶有機BGA嵌入式基板，預測基板業者訂定的售價約落在每片17美元，整體組裝的成本大約是2美元，且有60%以上會有1%的組裝產出虧損。
Virtex-7模組的CMOS矽區塊可能高達125美元，預測用在CMOS晶粒及矽中介層間的非導電性黏著劑(Non-Conductive Paste, NCP)將構成整體組裝成本的四分之一。假設封測代工廠(OSAT)艾克爾(Amkor)的組裝及封裝服務利潤為30%，那麼賽靈思就可能必須付出接近3美元的成本於基板/中介層/CMOS晶粒堆的組裝，以及額外的3美元成本用於俗稱為CMOS FPGA切片的銅凸塊。
若要發展一款FPGA可編程邏輯閘數目與Virtex-7相比擬，但功耗較高、處理頻寬較小的新解決方案，至少需要兩顆單獨晶粒的封裝，而這些晶粒可能會比Virtex-7 SSIT解決方案中200平方毫米的FPGA切片大上兩倍。
眾所皆知，晶粒尺寸越大良率就越糟糕。所以，新的SSIT解決方案一方面使用可能會相當昂貴的矽中介層，另一方面要實現等同閘數的「標準」解決方案又需要兩個封裝而非一個，再加上CMOS晶圓廠前端製程良率還有問題。因此，整體而言，估計到今年底時，這兩種解決方案的成本約不相上下，但Virtex-7 2000 T 的新SSIT解決方案應該會具有較明確的效能優勢。
晶圓代工廠分食中介層大餅
2012年台積電開始替賽靈思量產後，預計未來會吸引越來越多晶圓代工業者製造矽中介層晶圓，這將擴大整體經濟規模，並攤銷矽穿孔相關高昂設備成本，因此Yole Developpement以台積電的矽中介層的合理成長幅度，推測未來SSIT解決方案的價格下降曲線。
未來台積電的競爭者很可能開始爭食中介層這塊大餅，將逐漸侵蝕利潤比例，圖2為上述兩個解決方案的預測價格比較，Yole認為未來五年賽靈思的SSIT以矽為主的技術將有大幅降價的潛力，且將遠超過標準的單晶粒封裝解決方案。
 |
| 圖2 賽靈思SSI解決方案及替代性解決方案預測價格比較 |
賽靈思的SSIT矽中介層模組看起來不僅僅是有噱頭的高效能展示而已，根據Yole Developpement模擬，該模組高度符合成本效益，而且跟低效能的解決方案相比還相當具有成本競爭力。
目前賽靈思的解決方案單位定價是500美元以上，實際上量產的價格可能落在600至800美元左右，確實相當高階且昂貴，但姑且不管那些與未來CMOS節點替代性發展的比較，其實矽中介層不僅可以提供高階數位應用高效能的表現，實際上也不如印象中的昂貴。
