AI人機協作降半導體製程開發成本(3)

製造半導體晶片的瓶頸之一,是開發電晶體和記憶體儲存單元的化學電漿製程所需的成本越來越高。這些製程仍然是由訓練有素的工程師以人工方式進行開發,透過尋找機台上的參數組合,以便在矽晶圓上產出可接受的結果。 (承前文)人類基準測試的目標成本的基準是由人類玩家決定的。志願者包括六名擁有物理科學博士學位的專業製程工程師。工程師們根據他們之前對製程趨勢和電漿參數依賴關係的瞭解,利用機械性假設來設計其實驗。作為參考,三名無相關製程經驗的人員也參與其中。參加這場比賽的電腦演算法為貝氏最佳化演算法,這是一種適合於昂貴黑盒函數的常用機器學習方法。...
2023 年 10 月 27 日

AI人機協作降半導體製程開發成本(4)

製造半導體晶片的瓶頸之一,是開發電晶體和記憶體儲存單元的化學電漿製程所需的成本越來越高。這些製程仍然是由訓練有素的工程師以人工方式進行開發,透過尋找機台上的參數組合,以便在矽晶圓上產出可接受的結果。 (承前文)此外,團隊預計,如果目標放寬,V形的右側可能不明顯,或者相反,可能在只需要重新調整的製程中占首要地位,例如在腔體配對中(或將一道製程轉移到另一個機台)。人類知識在高維度探索空間中可能特別重要,可以有效延遲向電腦的轉移。可能影響轉移點的其他因素包括製程雜訊、製程漂移、目標公差、批次大小、受限制範圍和成本結構。團隊還有很多東西要學。這些議題可在虛擬製程平台上,進行進一步的系統性研究。...
2023 年 10 月 27 日

AI人機協作降半導體製程開發成本(2)

製造半導體晶片的瓶頸之一,是開發電晶體和記憶體儲存單元的化學電漿製程所需的成本越來越高。這些製程仍然是由訓練有素的工程師以人工方式進行開發,透過尋找機台上的參數組合,以便在矽晶圓上產出可接受的結果。 (承前文)實驗團隊執行製程虛擬遊戲,將該製程的模擬參數化,然後使用基於物理和經驗的關係將輸入機台參數組合「配方」與虛擬晶片上的輸出蝕刻結果相關聯,將其從現有資料校準到專有的特徵輪廓模擬器中。該遊戲的目的是找到一種配方,使此配方能夠產出符合目標的輸出指標,並最小化達成此目標的成本。...
2023 年 10 月 02 日

Lam Research CEO現身SEMICON Taiwan 2023

科林研發(Lam Research)宣布將參與SEMICON Taiwan 2023,以及其一系列技術論壇與座談會。總裁暨執行長Tim Archer、資深副總裁暨技術長Dr. Vahid Vahedi更將現身台灣,分享對產業發展趨勢的見解,以及如何在前所未見的複雜時刻下,加速半導體創新的觀點。...
2023 年 09 月 05 日

可靠度分析/設備解方助力3D封裝

3D封裝隨著生成式人工智慧(AI)衍生的大量算力需求,備受市場矚目。3DIC整合處理器與記憶體,降低資料傳輸的延遲與功耗,也大幅提升晶片的運算效能。然而3D封裝中晶片堆疊的結構複雜,仍要克服散熱、翹曲等挑戰。面對不同的材料特性,IC設計階段透過可靠度分析,試圖解決散熱及翹曲問題,3D封裝設備則有助於3DIC製造的穩定性。...
2023 年 09 月 05 日

AI人機協作降半導體製程開發成本(1)

製造半導體晶片的瓶頸之一,是開發電晶體和記憶體儲存單元[1、2]的化學電漿製程所需的成本越來越高。這些製程仍然是由訓練有素的工程師以人工方式進行開發,透過尋找機台上的參數組合,以便在矽晶圓[3]上產出可接受的結果。電腦演算法所面臨的挑戰是,由於獲得數據的成本較高,可用的實驗數據有限,因此很難建立精確到原子級的預測模型。...
2023 年 09 月 04 日

Lam Research宣布2022年ESG報告

Lam Research科林研發宣布,隨著2022年環境、社會和公司治理(ESG)報告的發布,公司在實現ESG目標上取得了可量化的進展。 科林研發總裁暨執行長Tim Archer說,半導體在形塑我們的未來上持續發揮著至關重要的角色,但更大的機會也意味著更大的責任。在我們繼續創新下世代技術突破的同時,我們必須考慮到我們產業和地球的長期永續性。...
2023 年 08 月 02 日

Lam Research推出晶邊沉積方案 晶圓良率更上層樓

在晶圓製造的過程中,一再重複的製程很容易導致殘留物和微粗糙沿著晶圓邊緣積聚,降低晶片生產良率。為解決此一問題,科林研發(Lam Research)近日發表了一款晶邊沉積解決方案,藉由在晶圓邊緣兩側沉積一層專有保護膜,可防止殘留物和微粗糙堆積在晶圓邊緣,進而提升良率。...
2023 年 06 月 28 日

SPARC沉積薄膜有效克服訊號串擾(2)

隨著寄生電容越來越大,閘極之間以及閘極和閘極接點之間,也增加了串擾的風險。自有電子產品以來,串擾問題就一直存在,幸運的是,業界已熟知它的解決之道:隔離。 SPARC實現均勻沈積 在前 3D 世代,尋求隔離解決方案的製程和整合工程師可利用通過驗證的可調變平面介電層或均勻一致的...
2023 年 04 月 27 日

SPARC沉積薄膜有效克服訊號串擾(1)

隨著寄生電容越來越大,閘極之間以及閘極和閘極接點之間,也增加了串擾的風險。自有電子產品以來,串擾問題就一直存在,幸運的是,業界已熟知它的解決之道:隔離。 假設使用者在一個擠滿人群的大房間裡,每個人都有使用者需要的重要訊息。雖然他們都樂意告訴使用者這個訊息,但問題是,環境中的每個人全都同時在說話。房間裡的人越多,就越難從周圍的嘈雜聲中區隔出某個特定人所說的話。這個問題就是串擾,根據維基百科的定義,它是「當一個訊號在傳輸系統的一個電路或通道上傳輸時,對另一個電路或通道造成不良影響的任何現象」。如果使用者是記憶體和邏輯元件產業的從業人員,製造具數十億個...
2023 年 04 月 27 日

減少高圖案密度區域金屬腐蝕 半導體CMP製程可靠性提升

在許多記憶體和邏輯元件的半導體製程中,都需要用到化學機械平坦化(CMP)。CMP可用來在半導體製程中創建平坦表面,實現均勻的層厚,並在下一個製程步驟之前最佳化元件拓樸。然而,由於製程中的移除率不同,在CMP之後,半導體元件的表面往往會出現不均勻的現象。
2022 年 04 月 09 日

3D NAND將成市場主流 蝕刻/沉積/檢測設備更加關鍵

據Yole Developpement最新發表的《2020年3D NAND製造設備與材料》報告,由於3D NAND由於具有優異的發展潛力,可實現密度更高、位元成本更低的NAND記憶體,因此已成為NAND技術未來的發展趨勢。預估到2025年,3D...
2020 年 11 月 12 日

登入會員

本站程式甫於2022.5.5更新,
所有舊會員必須先點擊:
忘記密碼 進行密碼確認後,才能正常登入。

上述動作目的在於確保帳號安全性,造成不便懇請見諒。如您已重設過密碼,請忽略此訊息。