借助嵌入式儀器除錯功能 SoC設計驗證事半功倍

作者: Brad Quinton
2012 年 10 月 18 日
SoC驗證工作可更省時省力。由於SoC整合的軟體、韌體、嵌入式處理器、GPU、記憶體控制器和周邊I/O愈來愈多,且設計日益複雜,導致驗證工作困難度激增。開發人員亟須借重整合軟、硬體的SoC系統設計驗證儀器,進一步提升除錯效率。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

因應系統主控制器 PCI驅動程式撰寫大不同

2011 年 02 月 10 日

Altera/ARM攜手 SoC FPGA突破除錯瓶頸

2012 年 12 月 13 日

善用IP建置組塊 物聯網終端SoC開發快速達陣

2016 年 08 月 14 日

ARM/三星攜手拓展32奈米Cortex-A9應用

2010 年 11 月 17 日

強擴市占版圖 ARM、英特爾揮軍物聯網

2012 年 09 月 06 日

兼顧高精度與靈活性 SoC MCU提升BGM效能

2012 年 09 月 22 日
前一篇
凌華發表新款低功耗無風扇嵌入式電腦
下一篇
恩智浦安全微控制器獲EAL6+認證

登入會員

本站程式甫於2022.5.5更新,
所有舊會員必須先點擊:
忘記密碼 進行密碼確認後,才能正常登入。

上述動作目的在於確保帳號安全性,造成不便懇請見諒。如您已重設過密碼,請忽略此訊息。