克服電晶體縮小化瓶頸 超淺層結合區形成技術

作者: 蔡俊雄
2004 年 10 月 01 日
邏輯元件持續朝高速度與低耗電進化,高速度的邏輯元件須仰賴足夠高的電晶體飽和汲極電流與低閘極電容;低耗電量則須仰賴更低的電晶體漏電流...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

提昇保護塗層的固化速度 有助零件產出及大量製造效益

2004 年 11 月 25 日

軟性面板的類紙性值得期待 可撓式帶動應用革命

2005 年 01 月 26 日

量測:快速找出設計問題與異常 選對邏輯分析儀大有幫助

2005 年 06 月 01 日

結合多元網路 WSN伺服器擴展ZigBee應用

2007 年 08 月 15 日

半導體元件商互搶地盤 嵌入式市場草木皆兵

2010 年 09 月 06 日

提升量測準確度 示波器ENOB值成關鍵指標

2011 年 12 月 08 日
前一篇
浩網科技舉辦測試技術研討會
下一篇
「富士通ASIC/Foundry研討會」於10月14~15日舉行