克服電晶體縮小化瓶頸 超淺層結合區形成技術

作者: 蔡俊雄
2004 年 10 月 01 日
邏輯元件持續朝高速度與低耗電進化,高速度的邏輯元件須仰賴足夠高的電晶體飽和汲極電流與低閘極電容;低耗電量則須仰賴更低的電晶體漏電流...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

掌握電源IC特性 可攜式電源管理更上手

2005 年 09 月 08 日

分析標準規範不同 ZigBee 1.1/Pro相容問題有解

2007 年 08 月 14 日

挾提升生產效能/精確QoS測試優勢<br>乙太網路交換器測試展新貌

2009 年 06 月 30 日

兼顧汽車電子安全/性能 慎選EMC測試項目舉足輕重

2009 年 07 月 15 日

低EMI/EMC輻射開關轉換器助陣 ADAS電源控制更穩定

2018 年 02 月 25 日

5G系統設計牽涉複雜元素/場景 多物理模擬方案更形重要

2021 年 05 月 27 日
前一篇
浩網科技舉辦測試技術研討會
下一篇
「富士通ASIC/Foundry研討會」於10月14~15日舉行