克服電晶體縮小化瓶頸 超淺層結合區形成技術

作者: 蔡俊雄
2004 年 10 月 01 日
邏輯元件持續朝高速度與低耗電進化,高速度的邏輯元件須仰賴足夠高的電晶體飽和汲極電流與低閘極電容;低耗電量則須仰賴更低的電晶體漏電流...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

以延遲鎖相迴路為基礎 超寬頻頻率合成器實現有譜

2008 年 09 月 17 日

後段驗證流程待突破 3D IC量產化挑戰重重

2010 年 02 月 22 日

內建4G通訊功能 獨立型穿戴裝置開創應用新局

2016 年 05 月 26 日

掌握車聯網安全標準核心 電動車/自駕車安心上路

2018 年 01 月 07 日

遵循三大基礎功夫 晶背FIB電路修補難度降

2019 年 05 月 12 日

穿戴式裝置出新招 智慧織物實現即時照護

2022 年 09 月 12 日
前一篇
浩網科技舉辦測試技術研討會
下一篇
「富士通ASIC/Foundry研討會」於10月14~15日舉行