克服電晶體縮小化瓶頸 超淺層結合區形成技術

作者: 蔡俊雄
2004 年 10 月 01 日
邏輯元件持續朝高速度與低耗電進化,高速度的邏輯元件須仰賴足夠高的電晶體飽和汲極電流與低閘極電容;低耗電量則須仰賴更低的電晶體漏電流...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

提升可靠性及穩定性 錳鉻讀取磁頭感應器問世

2007 年 01 月 29 日

導入軟體定量分析 軟拷貝準則優化數位成像品質

2011 年 07 月 25 日

實體層規格大翻新 802.11ac傳輸率三級跳

2012 年 09 月 08 日

創新VGA/高速ADC助攻 數位示波器突破1GHz頻寬

2015 年 03 月 12 日

因應物聯網個別量測需求 軟體平台讓測試更聰明

2016 年 10 月 27 日

電池/傳動/電源管理/應用多管齊下 電動車駛向減碳/永續之旅

2021 年 05 月 17 日
前一篇
浩網科技舉辦測試技術研討會
下一篇
「富士通ASIC/Foundry研討會」於10月14~15日舉行