克服電晶體縮小化瓶頸 超淺層結合區形成技術

作者: 蔡俊雄
2004 年 10 月 01 日
邏輯元件持續朝高速度與低耗電進化,高速度的邏輯元件須仰賴足夠高的電晶體飽和汲極電流與低閘極電容;低耗電量則須仰賴更低的電晶體漏電流...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

催生高效率電源供應 DC/DC u Module穩壓器出列

2008 年 07 月 30 日

遲滯降壓設計助力 LED驅動器電流控制更穩定

2012 年 08 月 02 日

檢測10奈米以下半導體 CD-SEM量測技術邁大步

2014 年 08 月 18 日

數位分身賦能增材製造 智慧模擬有效提升生產效率

2022 年 08 月 01 日

四大技術各有新突破 矽光子整合難題有解

2022 年 08 月 18 日

電阻材料百百種 選對電阻特性保產品穩定(1)

2024 年 03 月 12 日
前一篇
浩網科技舉辦測試技術研討會
下一篇
「富士通ASIC/Foundry研討會」於10月14~15日舉行