JTAG測試規範最早是由JTAG組織(Joint Test Action Group)所發展而成，而後為IEEE正式納入IEEE 1149.1的晶片設計規範當中。最主要的目的在於透過指令集與通訊協定的制定，建立基本的晶片測試架構。由於JTAG規範不僅帶動了可測試性設計的發展，大幅降低電路板測試的成本和時間，同時可在電路板上對FPGA與快閃記憶體進行編程配置，因此一直以來為業界所廣泛採用。
美國國家半導體亞太區介面部門市場經理尹俊民指出，傳統上系統設計業者在進行生產測試時，多採用電路板自動測試機(In-Circuit Tester, ICT)方式，雖然這種測試方法，可同時涵蓋數位與類比的電路測試，然而所耗費的成本高昂且為專利型(Proprietary)技術，難有統一標準。尤其當電路板修正時，更必須牽動其他相關測試設定，耗費更長的開發時間。此外，隨著FPGA的密度愈來愈高，接腳愈來愈多，ICT的技術已很難涵蓋全部的接腳，完成測試目的，往往也造成良率下降。而採用JTAG方法進行測試，只要將所有的測試接腳連接到具有5條訊號線的序列匯流排介面，即可透過JTAG晶片可完成測試，大幅簡化了原先的複雜度，也因此JTAG的角色愈來愈顯重要。
由於了解到JTAG對於工程師的重要性日益提高，NS亦開發出多款JTAG系列產品，滿足不同需求。尹俊民表示，SCANSTA101係一款嵌入式JTAG控制器(Embedded JTAG Test Master)，搭配一顆MCU/MPU及Memory，而形成一個嵌入式設計，可不必透過PC的連結操作，即可完成系統自我檢測(Self-diagnostics)與系統(重新)設定的功能。
此外，為了滿足同一個系統中多層電路板的測試需求，NS則是推出可定址的點對多點(Multi-drop Addressable)JTAG橋接埠SCANSTA111。尹俊民指出，這款橋接晶片可將JTAG匯流排分割成較小的掃描鏈(Scan Chain)，讓JTAG自動測試機(JTAG Tester)可選擇其中一個或同時選擇多個掃描鏈連結，以便完成特定的系統測試；此種方式有助於改善測試訊號傳輸率，加快測試時間，尤其對於FPGA和Flash Memory的重新配置具有相當大的助益。
最後，則是NS最新推出的一款全新的類比電壓監控電路SCANSTA476，其為一款設有JTAG介面的低功率晶片，可準確測量高達8條類比或混合訊號輸入通道或在其中進行取樣，以便核實印刷電路板的電源供應及重要的參考電壓，可為伺服器和運算系統、通訊設備及工業用系統，提供內部電路電壓監控功能。
