新型Δ-Σ類比數位轉換器取樣速率可高達20MSPS，因此許多過去僅能使用管線式類比數位轉換器的應用領域，例如ADSL測試設備或物理化學分析領域，現在已成為Δ-Σ轉換器的潛在市場。管線式類比數位轉換器的訊號雜波比並不高，耗電卻很大，因此應用領域受到限制。
工業測量技術領域對於分析程序精確度的要求不斷提高，為類比電路開發人員帶來重大挑戰。類比數位轉換器是這類測量程序的關鍵元件，譬如層析儀、質譜儀、振動分析和影像處理等。此外，類比數位轉換器對於測試系統的測量訊號解析度和取樣頻率的要求也更為嚴格，本文將簡單說明對測量結果會產生重大影響的數種特定參數。
本文以ADS1610模組為例介紹高速Δ-Σ(Delta-sigma)轉換器的細節和特定參數。許多參數會在高速精確測量程序中扮演關鍵角色，例如積分非線性誤差(INL)、差分非線性誤差(DNL)、漣波、訊號雜訊比(SNR)和無混附訊號動態範圍(SFDR)。
奈奎斯特取樣定理(Nyquist Sampling Theorem)要求取樣頻率至少為訊號頻率的兩倍，若要將4M～5MHz的測量訊號交給類比數位轉換器處理，取樣頻率可能要10MSPS(每秒百萬取樣)才能達到要求。
但要利用10MSPS的SAR或管線式類比數位轉換器，以16位元精確度將5MHz類比訊號轉換為數位，疊頻消除濾波器(Anti-alias Filtering)的設計至少就要超過12階。
新型高速Δ-Σ類比數位轉換器能在60MHz速率下執行類比訊號取樣，內建數位濾波功能則可消除5M～55MHz之間的雜訊，可用一顆低成本疊頻消除濾波器將5MHz類比訊號轉換成數位訊號。此類模組對於時脈訊號抖動的敏感度也比10MSPS SAR和管線式類比數位轉換器減少√6倍。
設計人員必須特別注意差分和積分非線性誤差，才能在此處達到16位元解析度。積分非線性誤差的定義是轉移函數與理想直線之間的偏差值，差分非線性誤差則是 1LSB的理想值與最大可能二進位增量(Worst Binary Increment)之間的相差值。這對於偵測混合訊號裡的特定頻率尤其重要。
其他應用則要求濾波器的漣波越小越好，例如電信和影像擷取應用的重點就在於提供最好的訊號雜訊比、總諧波失真(THD)和無混附訊號動態範圍。
某些高速Δ-Σ類比數位轉換器在兩倍速模式下的取樣頻率可提高至20MSPS，以ADS1610為例，這個模組的核心是多位元串接式Δ-Σ架構和AR- DWA演算法。多位元串接式Δ-Σ架構是由多級電路組成的雜訊抑制功能，其中每一級都只需一個一階或二階調變器，使得此架構擁有較高的穩定性。級間增益可在超取樣比值(Oversampling Ratio)較低時改善訊號量化雜訊比(Signal to Quantization Noise, SQNR)以提高資料輸出率。
業界已發展出多位元串接式Δ-Σ架構與AR-DWA演算法，例如德州儀器選擇超取樣值等於6做為多位元串接式2-1架構的基礎，在耗電量、電路複雜性和量化雜訊的分布之間取得平衡。多位元串接式Δ-Σ架構又稱為「適應性隨機式資料加權平均」(Adaptive Randomized-Data Weighted Averaging, AR-DWA)。觀察電路即可發現它是多位元快閃式類比數位轉換器，需要多個數位類比轉換級做為回授，這些數位類比轉換器會在一階和二階積分器中產生失真。圖1顯示各種誤差來源。
DWA-DEM改善SFDR困擾
最常見的方法是用來提供一階濾波器功能的DWA-DEM演算法，其中DEM代表動態元素匹配(Dynamic Element Matching)。觀察時間軸上的測量頻譜就會發現，單級濾波的最大缺點，就是混附發射訊號在目標訊號振幅很小時，會產生極大干擾。迄今已有許多方法被用來解決這個問題。
例如適應性隨機資料加權平均(Adaptively Randomized DWA)技術可簡化設計，並將雜訊分布維持在相同水準。這主要是因為隨機間隔比較不會在訊號振幅方面產生影響，並使訊號雜波比的下降幅度變小，訊號振幅較低時就不會影響週期性，故能消除混附發射訊號。AR-DWA演算法可大幅提高SNR和SFDR曲線相對於訊號振幅的線性程度，隨後的誤差消除邏輯和抽樣濾波器(Decimation Filter)則能將漣波控制在0.0025dB以下，這相當於0.3%，因此只要使用三重半頻帶FIR相位濾波器就能滿足要求。
新型高速Δ-Σ類比數位轉換器能在16位元解析度下提供86dB訊號雜波比和95dB SFDR，適合ADSL測試設備等精密量測應用。以最大解析度和5MHz的頻率對電話線路上反射的分布式測試訊號進行取樣，其結果可做為線路品質資訊來決定「最後一哩」的最大速度。此做法的困難主要在於從混合各種頻率的訊號中取出測試訊號，這需要很高的SFDR效能。新型高速Δ-Σ類比數位轉換器可提供幾乎是方形的濾波器特性和0.0002dB輸出漣波，將額外所需的疊頻消除濾波器減至最少。圖2是功能方塊圖範例。
透過外部電阻可減少耗電
接著介紹對於轉換器效能影響極大的轉換器電路。調變器以60MSPS速率對輸入訊號進行取樣，再由漣波很小的線性數位濾波器對調變器輸出訊號進行抽樣，然後以10Mbit/s速率和將近5MHz的最大訊號速率提供輸出字元。在兩倍速模式下，超取樣比值會減少至3，使資料速率增加至20MSPS。
基本上，元件會根據差動電壓參考來測量差動輸入訊號，接著再彈性調整所產生的16位元輸出字元，使其電壓位準配合使用不同電源的其他邏輯電路。設計人員還能在頻率較低時透過外部電阻減少電流值，進而將耗電量減至最少。
設計人員必須注意輸入訊號的放大，不要讓輸入電壓最大值超過0.891VREF(-1dBFS)，在參考電壓為3伏特時，建議輸入電壓範圍應該等於 2.673伏特，共模電壓應為2.5伏特，這樣才能完美匹配轉換器的輸入範圍。高速Δ-Σ類比數位轉換器的數位輸出OTR會在輸入過載時變為高電位。要在輸入電壓多大時啟動靜電保護二極體是另一項重要考慮因素，此處允許的輸入電壓範圍是-0.1伏特<(AINN或AINP)<4.6伏特。
轉換器輸入電路是由開關電容組成，開關電容藉由輸入訊號進行充電，然後在每個時脈週期裡放電。圖3是輸入電路的線路圖範例，開關S1和S2代表調變器在取樣電容放電時的淨效應。輸入放大器電路的選擇極為重要，轉換器輸入的外部驅動電路須能應付內部開關電容所代表的負載值。圖3的S1開關處於閉路導通的時間大約只有取樣比的一半，這表示內部電容的充電時間在Fclk=60MHz時只有8奈秒。
