專訪Veeco PSP技術長Laura Rothman Mauer 濕式蝕刻降低3D IC製造成本

作者: 李依頻
2015 年 11 月 12 日
三維晶片(3D IC)可望擴大普及。半導體設備商Veeco日前發布新一代濕式蝕刻設備,將化學機械研磨(CMP)、電漿蝕刻、矽厚度量測與清洗等四種製程工序合而為一,可較傳統乾式蝕刻的方法,顯著減少3D IC關鍵製程技術--矽穿孔(TSV)的成本,同時降低缺陷發生情形,將有助提升半導體廠採納3D...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

調整體質/強化研發 半導體業者以變應變

2009 年 01 月 05 日

掌握零組件檢測/驗證標準 台商搶進智慧型車輛商機

2009 年 01 月 23 日

影響層面擴大 BYOD應用平台走向開放性

2014 年 01 月 13 日

再想想,你被涵化了嗎?

2019 年 07 月 06 日

技術/標準/資源步步到位 構築永續車載充電系統

2021 年 03 月 27 日

產業全力克服AI幻覺 精準LLM近在眼前(1)

2024 年 07 月 18 日
前一篇
整合OnHub中介軟體 盟創新閘道器蓄勢待發
下一篇
ThingWorx與ADI合作為物聯網應用提供雲端運算環境