挑戰製程微縮極限　半導體材料創新扮要角

隨著摩爾定律的發展腳步，半導體的發展在進入更先進的奈米製程節點後，開始產生各種物理特性的限制，讓晶片微縮面臨重重挑戰。尤其在利用193奈米浸潤式微影技術時，對圖形蝕刻(Pattern Etching)的深寬比(Aspect Ratio)要求更為嚴苛，已非傳統非晶矽碳膜(Amorphous Carbon Film)處理方式所能滿足，亟需可靠性更高的薄膜成形技術；此外，在半導體持續微縮的同時，新材料的研發亦是提升元件效能與產品創新的重要關鍵，更將在未來半導體技術演進過程中，扮演舉足輕重的角色。
 

半導體製程的微縮已是大勢所趨，而193奈米浸潤式微影技術更是讓線寬得以持續縮小的關鍵技術，並已廣泛為晶圓廠所採用。然而，囿於193奈米浸潤式微影光波的波長較短，蝕刻圖形時的深寬比較高，使得薄化光阻材質已不敷使用，而須仰賴可灰化硬遮罩(Ashable Hard Mask, AHM)薄膜，來達到理想的蝕刻深寬比要求。
 

記憶體需求激增　PECVD水漲船高
 

圖1　諾發系統介電質事業部產品管理資深總監謝主純(左)表示，PECVD薄膜層數的增加、AHM薄膜市場升溫，以及高產量記憶體廠的擴增，是驅動PECVD市場快速成長的三大因素。右為台灣區總裁蔡定中。

長期致力於電漿輔助化學氣相沉積(PECVD)機台開發的諾發系統(Novellus Systems)介電質事業部產品管理資深總監謝主純(圖1)表示，隨著193奈米浸潤式微影技術日益普及，相對也讓AHM薄膜的市場需求及重要性提升，尤其是動態隨機存取記憶體(DRAM)及快閃記憶體(Flash Memory)等產品的AHM薄膜層數量，更將隨著記憶體製程技術節點的進步而快速增加。
 

以DRAM為例，現今主流80奈米製程約需四層AHM薄膜層，但未來每進入一個新的技術節點就會再增加兩層，到30奈米時，AHM薄膜層將高達十層的需求數；Flash記憶體方面也是如此，預估AHM薄膜層數將從現今的一層快速增加至七層需求(圖2)。也因此諾發系統預估，PECVD整體市場規模將在未來3年內快速增長，其成長率更將高於整體半導體產業資本支出(CAPEX)的成長率，其中，記憶體更是驅動市場成長的重要動力。

圖2　80奈米以下記憶體製程技術節點所需的AHM薄膜層數

此外，為避免傳統室內(In-chamber)邊緣除膜技術容易發生可靠性、產量及瑕疵等問題，VECTOR Express平台整合了新沉積後晶圓斜邊除膜(EBR)功能，可改善晶圓邊緣除膜的精準度及可重複性，此項特點對193奈米浸潤式微影技術而言，格外重要。
 

另一方面，看好Vista所帶動的DRAM及Flash記憶體需求規模，諾發系統同時推出另一款強調量產效率的VECTOR Extreme平台，每小時產量高達兩百五十片晶圓，較現今一般每小時一百五十片的產量更為快速，可縮減40%以上的平均製程週期時間，同時減少晶圓廠內晶圓存貨量。
 

謝主純強調，新上線的記憶體製造廠每月產能均超過十萬片以上，再加上一般記憶體製程需二十道以上的PECVD處理步驟，因此對高容量記憶體製造廠而言，高產量的PECVD系統不僅可降低使用的機台總數量、維護成本、縮短總生產週期時間，同時也可將晶圓存貨量降至最低，進而減少最終產品成本。
 

此款VECTOR Extreme係架構於諾發系統今年3月所推出的VECTOR Express平台上，將三組多站序列製程模組(Multi-station Sequential Process Modules)及多達十二處的沉積站(Deposition Stations)整合至中央晶圓處理室。利用此種配置來沉積記憶體所需的較厚薄膜時，可較等級相近的競爭產品的產量多出兩倍。
 

提升新材料/製程研發效率
 

圖3　Intermolecular總裁暨執行長David Lazovsky指出，材料與製程技術的創新將成為半導體產業持續演進的重要力量。

除了微影技術所帶來的挑戰外，愈來愈多半導體業者也開始將研發焦點轉向新材料的開發，以進一步克服日益嚴峻的製程微縮挑戰。致力於提供半導體研發平台的Intermolecular總裁暨執行長David Lazovsky(圖3)指出，在0.13微米製程節點以前，半導體技術的進展是被尺寸微縮所驅動，亦即尺寸微縮對晶片性能的提升具有高度影響力；然而，自90奈米開始，材料與技術創新重要性突顯，尤其在IC設計複雜度倍增、產品開發週期縮短的趨勢下，更將成為半導體產業持續演進以及業者提高競爭力的核心關鍵。
 

目前半導體元件與製程研發週期大致分為材料研發、單一製程研發、製程整合、元件驗證，以及試量產等五個階段，並由材料供應商、設備製造商和IC製造商分別投入各自專長領域，再藉由共同合作來解決研發上的難題。不僅必須耗費龐大經費進行製程整合及元件驗證，更讓整體研發效率大打折扣。
 

Lazovsky進一步表示，現今IC製造商多半在大量生產的機台上進行新技術的開發，一次僅能進行一片晶圓和一種製程的研究測試，使得研發學習週期冗長，效率不彰。而Intermolecular則透過高產能組合式(High-productivity Combinatiorial, HPC)研發平台，協助客戶以最低成本及風險，整合並測試大量的選擇方案，加速產品開發週期，進而創造最大的研發投資報酬率。
 

所謂組合式，係指在同一研發平台中，可提供涵蓋材料、製程、元件架構與整合等多種工作流程，而所有測試研究過程均以符合最終元件驗證要求為依規，以提升半導體研發生產力。
 

此套名為Tempus的HPC研發平台，主要包含大量製程同步處理、特性校準及資訊處理等三大核心，其中資訊處理系統更扮演整體系統骨幹(Backbone)角色，用來實驗、擷取並分析各種測試資料，以透過三次篩選程序，找出最佳解決方案(圖4)。目前Intermolecular已針對濕式製程推出Tempus F-10、F-20及F-30三套系統。以F-30為例，其整合HPC及整片晶圓製程，具有二十八套篩選模組，可測試上萬種製程，適用於清洗/表面處理與無電極電鍍(Electroless Deposition)等製程。

圖4　HPC平台用於濕式製程研發的工作流程

Lazovsky指出，HPC平台係針對研發所設計，可同時實驗、測試、分析大量的材料、製程與整合選項，並進行晶片電性測試，以獲得最適當的晶片架構，滿足客戶技術差異化、成本效益與即時上市等三大要求。
 

目前，該公司客戶群包括北美、歐洲和亞洲主要晶片廠商、材料供應商與設備製造商，客戶可透過直接採購Tempus系統、取得矽智財(IP)授權，以及跨領域協同研究等合作方式來應用HPC技術。
 

以知名半導體材料供應商先進科材(ATMI)為例，即利用Tempus Fluids流程系統，來進行自動化的晶圓測量和資料分析，達到高速同步處理多種材料研究實驗的效率。ATMI執行長Doug Neugold表示，迅速開發更先進的材料，是促成半導體產業未來發展的重要關鍵，尤其是在新技術的初期開發階段，透過Intermolecular的Tempus工作流程，可縮短精密的資料導向研發流程，並在更短時間內提供客戶更好的材料解決方案，大幅降低客戶的研發成本。
 

而除了材料相關的研發業者外，晶圓代工廠、封裝測試廠以及無晶圓(Fabless)IC設計業者，亦是該公司鎖定的目標客群。
 

以創新材料提升產品附加價值
 

就半導體產業實際應用面來看，在產能利用率、製造效率與良率等要求日益升高之際，創新材料更是確保產品品質與增加附加價值的不二法門，如威格斯(Victrex)所研發出的高性能創新材料–聚醚醚銅(PEEK)聚合物，即已在半導體產業廣泛使用。
 

威格斯台灣區總經理李自立指出，該公司所開發出的PEEK聚合物，可滿足半導體市場對材料在耐磨、耐熱、耐化學性、抗靜電性(ESD)、超高純度，以及尺寸穩定性等方面的嚴格要求，許多半導體設備及製具供應商已改用PEEK材料來生產其產品。
 

據了解，目前半導體產業中塑膠材料使用量最大的領域包括化學機械研磨環(CMP Ring)、晶圓盒(Wafer Cassette)，以及後段封裝測試應用等三大部分，因而也成為PEEK材料主要鎖定的目標市場。李自立表示，以化學機械研磨環而言，目前多半是採用聚苯硫醚(PPS)纖維材料製成，然而若使用PEEK材料則可以相同價格增加兩至三倍的使用壽命，同時減少停工時間、提高生產良率，並降低每個晶圓生產成本，包括台灣與韓國的化學機械研磨環製造商均開始導入；此外，12吋晶圓盒目前已多半是採用PEEK材料製成，惟8吋晶圓盒仍以聚丙烯(PP)材料為主。
 

此外，後段製程的測試應用亦是PEEK材料發揮的另一重點，如高溫矩陣式托盤(Matrix Tray)、測試座(Test Socket)、測試座調準盤(Alignment Plate)以及老化測試座(Turn-in Test Socket)等。半導體整合封裝設備應商進峰半導體器材(ASM)即利用PEEK材料所製程的APTIV薄膜來降低測試分類機(Handler)中，接觸片(Contact Strip)因滾動軸長時間磨擦而快速耗損。
 

ASM台灣分公司業務經理郝明彥指出，現今測試機台每小時所測試的數量相當龐大，為確保運作無虞，必須慎選高度耐磨的材料。以往測試分類機接觸片在接觸約兩百萬個週期後即嚴重磨損，但若將APTIV薄膜貼於接觸片上，使用壽命則可長達六百萬次以上。

顯而易見的，材料與半導體製程技術的搭配與結合，已是產業持續精進的主要動力，透過創新材料的使用，不僅有助提升半導體製程良率及元件特性，更可藉此增加附加價值，大幅提高產品差異性與競爭力。