昕博(Synplicity)/賽靈思(Xilinx)共同發表超高容量合作團隊的活動將延伸到面積建置及降低功耗，如在美國聖地牙哥舉行的設計自動化年會中所作的承諾，兩家公司將提供65奈米FPGA設計自動化流程。
兩家公司密切合作已超過一年，其中包括定義、建置新解決方案，使得在賽靈思65奈米Virtex-5 FPGAs中建置的超高密度設計結果及效能達到最大化。昕博/ 賽靈思合作團隊於2006年5月宣布成立，首次完成SmartCompile技術的開發，其為一個漸進式的(Incremental)設計流程，在不改變邏輯的原有設計下將執行時間加速到六倍之快。此項RTL到配置與繞線流程支援新增的改變，讓只需要作小幅修改FPGA的設計者無需重新編譯整組元件。
合作團隊的整體目標是提供設計者超高密度設計接近自動化的結果，與每天完成多重設計循環的能力。有鑑於由超高容量FPGAs帶來的廣泛應用，合作團隊讓多重設計的流程及工具達到最佳化以符合該元件的獨特設計需求。
昕博技術長Ken McElvain表示，昕博很高興合作團隊第一階段的結果是改良漸進式設計。隨著團隊的進度，昕博預期能盡快處理FPGA設計及驗證挑戰面積縮小及功耗降低，亦是其顧客關心的首要問題。
賽靈思軟體部門副總裁Bruce Talley指出，賽靈思期待與昕博第二階段密切合作，進行雙方設計共同研究。此團隊結合彼此的科技及工程優勢，透過整合解決方案處理困難問題。昕博/賽靈思將繼續推出解決方案及產品，能為雙方顧客提供設計工具，以便能提升賽靈思65奈米FPGA的面積及耗能的最佳設計。
昕博網址：www.synplicity.com
