板階可靠度測試萬無一失 PCB測試板模擬超前部署

作者: 林秀珍
2022 年 06 月 16 日
封裝設計工程師,進行可靠度驗證實驗室進行板階可靠度(Board Level Reliability, BLR)測試前,必須先製作電路板(PCB)測試板,藉此模擬封裝元件組裝於印刷PCB時,可能出現的錫球焊接問題。在實驗過程中,若封裝或PCB兩者,只要有其中之一失效,可靠度試驗就宣告Fail。因此,封裝與PCB之間,取得平衡點,才能使實驗的壽命最佳化。不過在BLR測試中,所需的PCB測試板,本身材料、厚度、走線層面等,不僅須要遵照相關國際規範的要求,更是影響可靠度測試結果的關鍵。板階製程又稱L2、Level2或Board...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

拆解先進封裝晶片失效原因 強化Daisy Chain後失效分析

2022 年 07 月 14 日

車用AEC-Q007規範推出 Board Level驗證手法細節多(1)

2024 年 06 月 12 日

車用AEC-Q007規範推出 Board Level驗證手法細節多(2)

2024 年 06 月 12 日

釐清翹曲程度 IC SMT早夭異常迎刃而解

2019 年 10 月 13 日

iNEMI FoS具經濟效益/迅速/簡易 爬行腐蝕驗證效率大增

2019 年 11 月 02 日

EBSD精準解析晶體結構/強化封裝可靠度(1)

2023 年 04 月 13 日
前一篇
u-blox宣布Stephan Zizala將為新任執行長
下一篇
高通收購Cellwize強化5G RAN/智慧邊緣布局力道