活用時序設定與I/O閘控功能 CPLD有助降低可攜式功耗

作者: Roger Seaman
2007 年 01 月 29 日
為解決產品設計所面臨的功耗挑戰,愈來愈多可攜式產品設計人員使用低功耗CPLD來協助系統進行有效的電源管理。本文將介紹如何運用CPLD作為設計中其他元件的電源時序器,以及閘控設計中的其他元件兩種技術。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

以延遲鎖相迴路為基礎 超寬頻頻率合成器實現有譜

2008 年 09 月 17 日

降低開發時程/成本 PICMG xTCA邁向開放平台

2008 年 10 月 30 日

硬體模擬器加持 乙太網路SoC測試快又準

2016 年 01 月 28 日

內建4G通訊功能 獨立型穿戴裝置開創應用新局

2016 年 05 月 26 日

遵循三大基礎功夫 晶背FIB電路修補難度降

2019 年 05 月 12 日

穿戴式裝置出新招 智慧織物實現即時照護

2022 年 09 月 12 日
前一篇
瑞薩SiGe功率電晶體可運用於功率放大器
下一篇
安捷倫發表7Gb/s和12.5Gb/s碼型產生器