滿足低功耗/高速傳輸需求 JEDEC正式發布LPDDR5標準

作者: 張嘉純
2019 年 02 月 27 日

JEDEC固態技術協會發布了全新JESD209-5,意即Low Power Double Data Rate 5(LPDDR5)全新標準。LPDDR5的I/O速率將達6,400 MT/s,比2014年發布的第一版LPDDR4高出50%,這將大幅提高各種應用的儲存速度和效率,包括智慧型手機、平板和超薄筆記型電腦等行動裝置。此外,LPDDR5還提供了專為汽車設計的新功能。

與先前版本的標準相比,LPDDR5記憶體處理能力增加了一倍,其資料傳輸速率為6,400 MT/s,LPDDR4則是3,200 MT/s。JEDEC期望能透過LPDDR5大幅改善電子產品的性能和功能,為此,JEDEC重新設計LPDDR5的架構,改為16 Banks的可程式化(Programmable)和多重時脈(Multi-clocking)的架構。

同時,LPDDR5還增加了Data-Copy和Write-X兩個減少數據傳輸操作的命令,以減少系統功耗。Data-Copy命令可以指示LPDDR5元件將單個I/O接腳上的數據直接複製到其它I/O接腳,便毋須再將數據傳輸到其他接腳;而Write-X

功能則是能減少數據從SoC發送到LPDDR5元件的整體功耗。

除此之外,由於汽車等市場需要可靠的數據,因此LPDDR5在SoC和DRAM之間的介面上導入了連接錯誤更正碼(Link Error Correcting Code, ECC)功能,以符合市場需求。

LPDDR5主要的規格更新包括,I/O處理量高達6,400 Mbps、250mV的訊號電壓、利用DFE增強訊號完整性、增加了WCK和RDQS(Read Strobe)以支援更高的數據速率、核心和I/O的動態頻率和電壓調整、Data-Copy和Write-X指令以降低功耗等。

標籤
相關文章

滿足更高速應用 ADC搶搭JESD 204B介面

2012 年 11 月 06 日

Wide I/O 2標準出爐 行動記憶體介面再革新

2014 年 09 月 11 日

LPDDR5標準更新 記憶體頻寬更上一層樓

2021 年 07 月 30 日

美光推車用LPDDR5 提升汽車運算效能/安全性

2021 年 03 月 03 日

JEDEC發布UFS 4.0 提高記憶體介面效能/降低功耗

2022 年 08 月 22 日

JEDEC新增CXL記憶體標準 強化產品開發靈活性

2024 年 09 月 30 日
前一篇
落實故障測試及失效定位 IPM可靠性挑戰迎刃解
下一篇
專訪NVIDIA全球電信產業發展負責人Soma Velayutham NVIDIA助力電信商迎戰5G運算
最新文章

愛德萬測試推出ACS Gemini開發者平台

2024 年 12 月 13 日

芝程推出生成式AI機器人結合體徵感測功能

2024 年 12 月 13 日

BV助大同獲台電60MW冬山儲能專案認證

2024 年 12 月 13 日

ROHM/台積公司建立戰略合作夥伴關係

2024 年 12 月 13 日

晶睿通訊2024全球安防排名14位

2024 年 12 月 13 日