滿足複雜IC設計 明導硬體模擬器增添應用程式

作者: 侯冠州
2016 年 02 月 26 日

為搶攻複雜晶片設計商機,明導國際(Mentor Graphics)宣布為Veloce硬體模擬平台推出新型應用程式(Apps),可快速擴展用於SoC和系統設計驗證的硬體模擬使用模型,同時,新型Veloce Apps還可因應內電路硬體模擬(ICE)除錯、良率提升,以及晶片量產與閘級驗證等領域的挑戰。



明導國際硬體模擬部門產品市場經理Gabriele Pulini認為,隨著物聯網發展持續增溫,複雜化IC設計需求將逐漸成長。



明導國際硬體模擬部門產品市場經理Gabriele Pulini表示,儘管2016年半導體市場景氣看淡,智慧手機發展也趨於飽和,但隨著物聯網(IoT)發展持續增溫,如自動駕駛系統(ADAS)等應用興起,複雜化的晶片設計將逐漸成長。為此,明導推出此一解決方案,以加速驗證與設計時間,未來該公司也將持續發展這塊市場,此一市場將會是明導重要的營收來源。


Veloce硬體加速模擬平台為明導Enterprise Verification Platform(EVP)核心技術,EVP通過將高級驗證技術融合在一個綜合性平台中,提高了ASIC和SoC功能驗證的生產率。新型Veloce Apps包括Veloce Deterministic ICE、Veloce DFT和Veloce FastPath,可解決複雜SoC和系統設計中的關鍵系統級驗證難題。這些應用程式在升級的Veloce OS3作業系統上運行,而新的作業系統加快了設計編譯週期、閘級網表流程和波形產生時間(Time to Visibility)。相較於以硬體為中心的策略,Veloce OS3上的Veloce Apps可以更快速地向更多工程師提供更豐富的功能。


據了解,每種新型Veloce Apps均可解決一項特定驗證問題:Veloce Deterministic ICE加入了100%電路偵錯可見性和錯誤可重複性,從而克服了內電路硬體模擬環境的不可預知性,並可使用其他「基於模擬的」使用模型。


Veloce DFT可提升下線之前的可測試性設計(DFT)驗證速度,從而最大程度地降低災難性故障的風險,並極大減少了DFT電路插入後驗證設計的執行時間;至於Veloce FastPath則可以在更快速的模型執行速度驗證大型多時脈SoC設計時,優化硬體加速模擬性能。


此外,Veloce OS作業系統為Veloce平台增加了軟體可程式設計性和資源管理,使其更容易添加可提高硬體模擬加速器投資回報(ROI)的全新使用模型。最新升級的Veloce OS3涵蓋多種創新,包括:整合全新的高性能平台,減少50%的編譯時間;更快速的閘級流程「隨插隨用」,能接受平面或階層化的網表設計。

標籤
相關文章

迎戰英特爾Haswell 超微G系列APU搶先卡位

2013 年 04 月 23 日

Computex:Haswell繪圖/功耗表現大躍進

2013 年 06 月 05 日

配角變主角 PXI儀器躍居半導體測試標準平台

2014 年 07 月 18 日

先進製程SoC設計興革 HLS開發工具嶄露頭角

2014 年 10 月 13 日

Cadence與CIC攜手 為台灣AI晶片研發打底

2018 年 03 月 26 日

乘AI風潮力拓市場版圖 MIPS指令集架構宣布開源

2018 年 12 月 27 日
前一篇
鎖定5G/巨量儲存 ARM祭出Cortex-R8處理器
下一篇
Marvell於MWC展示物聯網解決方案