瑞薩(Renesas)發表可實現三十二奈米及後續世代製程靜態隨機存取記憶體(SRAM)技術，使內建於晶片(On-chip)之SRAM可整合至微處理器或系統單晶片(SoC)。
該新技術利用絕緣體上矽片(Silicon On Insulator, SOI)，並個別控制組成SRAM之三種電晶體主體的底層部分電位，以大幅擴展SRAM的作業邊際(Margin)。
瑞薩表示，利用該技術以六十五奈米互補式金屬氧化物半導體(CMOS)製程試做並評估2M位元SRAM，與未使用此技術相較，約可提升作業下限電壓一百毫瓦。此外，代表SRAM作業邊際之重要指標「讀取邊際」(Static Noise Margin, SNM)約提升16%，寫入邊際提升約20%，而電晶體電子特性變化程度則降低19%。
隨著製程邁向精細化，SNM也隨之降低。但是，在三十二奈米及二十二奈米世代模擬中，相較於未使用此技術的情況，確認在三十二奈米SNM提升約27%，在22奈米約為49%，可達成與六十五奈米相同層級。顯示此技術可望實現三十二奈米及後續世代SRAM。
瑞薩網址：www.tw.renesas.com
