簡化系統時脈設計 可編程多輸出時脈產生器露頭角

作者: Baljit Chandhoke
2015 年 01 月 10 日
當今複雜的系統級電路板通常包含專用處理器、高性能通用處理器,以及多個系統級晶片設計。高性能電路中每個單元都可能具有不同的時脈頻率要求,因為它們不一定被設計為彼此協同運作模式。此外,電路板上各電路針對時脈的穩定(抖動)和工作週期也可以有不同的時序限制。因此,這些複雜電路板的一個關鍵設計挑戰是設計一個時脈源子系統,可提供多個系統的時脈訊號,傳送到各個晶片來管理多個子系統(圖1)的時序。這樣的電路板通常被設計用於諸如機上盒/數位攝影機、高階數位電視、網路交換器和路由器、伺服器,以及許多其他應用。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

系統功能一應俱全 混訊FPGA發揮整合綜效

2011 年 04 月 18 日

提升全部負載範圍效率 數位電源設計受青睞

2012 年 08 月 13 日

具備一對多傳輸優勢 eMBMS提升LTE網路利用率

2012 年 08 月 18 日

單晶粒整合CMOS/MEMS技術 CMEMS振盪器減小溫度漂移

2013 年 10 月 28 日

低成本FPGA搭橋 嵌入式系統介面擴充性大增

2014 年 05 月 25 日

過壓保護優勢彰顯 TVS朝車用/5G場域順行

2020 年 07 月 27 日
前一篇
微波/毫米波技術全掌握 ADI展現Hittite購併成效
下一篇
影像偵測演算法瓶頸突破 汽車ADAS效能再進化