簡化系統時脈設計 可編程多輸出時脈產生器露頭角

作者: Baljit Chandhoke
2015 年 01 月 10 日
當今複雜的系統級電路板通常包含專用處理器、高性能通用處理器,以及多個系統級晶片設計。高性能電路中每個單元都可能具有不同的時脈頻率要求,因為它們不一定被設計為彼此協同運作模式。此外,電路板上各電路針對時脈的穩定(抖動)和工作週期也可以有不同的時序限制。因此,這些複雜電路板的一個關鍵設計挑戰是設計一個時脈源子系統,可提供多個系統的時脈訊號,傳送到各個晶片來管理多個子系統(圖1)的時序。這樣的電路板通常被設計用於諸如機上盒/數位攝影機、高階數位電視、網路交換器和路由器、伺服器,以及許多其他應用。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

LCD TV設計實務 非期望訊號的選擇性及響應量測(下)

2005 年 02 月 04 日

類比及記憶體電路為重醒課題 探討被動式RFID晶片設計

2005 年 03 月 29 日

無線通訊:採用反向連結電源控制元件 減少CDMA系統功耗及干擾

2005 年 04 月 29 日

超接面MOSFET技術助攻 固態繼電器/斷路器大有可為

2020 年 08 月 31 日

車載電氣系統超前部署 48V輕油電擁抱新應用

2020 年 09 月 10 日

車載高速網路測試不可少(4)

2023 年 05 月 16 日
前一篇
微波/毫米波技術全掌握 ADI展現Hittite購併成效
下一篇
影像偵測演算法瓶頸突破 汽車ADAS效能再進化