薄化製程良率升級 2.5D矽中介層晶圓成本下探

作者: Thorsten Matthias
2013 年 04 月 08 日
2.5D矽中介層(Interposer)晶圓製造成本可望降低。半導體業界已研發出標準化的製程、設備及新型黏著劑,可確保矽中介層晶圓在薄化過程中不會發生厚度不一致或斷裂現象,並能順利從載具上剝離,有助提高整體生產良率,減少成本浪費。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

電光轉換效率高 微型雷射投影機大放異彩

2009 年 12 月 28 日

賽靈思Spartan-6 FPGA獲SiliconGear採用

2011 年 07 月 06 日

賽靈思ISE軟體提升28奈米7系列FPGA效能

2011 年 07 月 14 日

DSP軟硬體雙管齊下 圖像處理開發挑戰有解

2011 年 12 月 22 日

瑞薩推賽靈思FPGA/SoC用新PMIC參考設計

2020 年 04 月 15 日

三星5G網路設備導入賽靈思ACAP 2020 Q4供貨

2020 年 05 月 04 日
前一篇
猛攻高階行動裝置 觸控IC廠高整合方案輪番上陣
下一篇
ADI發表智慧發送器展示電路