賽靈思(Xilinx)宣布推出完整的Digital Front-End(DFE)設計方案，協助顧客以更低成本及更短時程開發第三代長程演進計畫(3GPP LTE)無線通訊系統。此設計方案為業界首款鎖定高效能3GPP LTE無線電應用的DFE設計，不僅能降低整體功耗，並能從大型多扇區蜂巢式(Multi-sector macrocell)基地台，擴充至超小型(Pico)基地台。
此3GPP LTE設計方案支援一個採用賽靈思Virtex-5現場可編程閘陣列(FPGA)的全功能可編程開發平台。Virtex-5 FPGA是目前業界最廣為採用的高效能FPGA系列元件。LTE DFE平台包含許多高度最佳化的模塊，可支援數位升頻器(Digital Up Conversion)、數位降頻器(Digital Down Conversion)及峰值因素衰減(Crest Factor Reduction)，組成一個完整的LTE無線電子系統。此設計方案可與賽靈思現有的數位預失真(Digital Pre-Distortion)設計方案，能讓系統工程師快速開發，與整合高效能、商業化LTE系統中所有數位系統元件。此外，相較於傳統且目前尚無法支援LTE系統的ASSP與ASIC設計方法，賽靈思3GPP LTE設計方案可大幅縮短其開發時程。
該公司無線電與無線界面部門資深產品經理David Hawke表示，LTE在未來數年將成為主流無線標準，研發業者必須確保能在稍縱即逝的機會浮現時，可立即推出相關產品給電信業者測試。賽靈思的DFE參考設計方案讓研發業者更容易運用賽靈思開發的各種系統知識、支援與最佳化技術，並將其運用到其3GPP LTE產品研發上。不但能節省可觀的工程成本，還能降低整體系統功耗，加快產品上市時程。
賽靈思網址：taiwan.xilinx.com
