降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

射頻訊號整合複雜度提高 超可攜式產品類比開關商機興

2007 年 09 月 11 日

無線/DGPS/IMU護航 GPS室內定位精準度更上層樓

2009 年 07 月 02 日

老將新秀抬轎 PXI模組化儀器版圖擴張

2010 年 10 月 11 日

優化性價比 高整合MCU革新家用醫療

2011 年 12 月 19 日

具備高抗電磁干擾能力 光纖提升工業網路安全性

2013 年 03 月 14 日

機器視覺精準辨識貨物 AI實現倉儲物流自動化

2022 年 02 月 17 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器