降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

解決通訊/管理問題 TR-069協定助攻Femtocell

2010 年 01 月 21 日

整合多模數據機技術 LTE行動裝置省電有譜

2012 年 07 月 09 日

透射率/導電性表現俱佳 銀奈米線取代氧化銦錫材料

2013 年 09 月 02 日

實現自動駕駛與無人機應用  高精度GNSS技術不可或缺

2018 年 10 月 07 日

SiC熱特性優異 電源轉換效能更上層樓

2018 年 01 月 04 日

毫米波掃瞄儀更智慧 邊緣運算助力影像管理(1)

2024 年 02 月 20 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器