降低測試功耗與串音障礙 SoC測試技術再躍進

2006 年 09 月 07 日
由於系統晶片整合多種複雜的功能區塊,相對造成測試上的成本與挑戰,藉由可測試計設技術的精進,將可大幅提升系統晶片測試效率,並減低自動化測試機台的使用等級。本文將就系統晶片測試中,有關鎖相迴路、測試資料壓縮,以及降低串音障礙等可測試技術進行深入探討。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

光通訊:全球推動FTTH PON測試攸關網路穩定性

2005 年 06 月 08 日

剖析車輛智慧化核心 車用MCU穩健成長

2005 年 10 月 21 日

駕駛輔助系統需求殷切 適應性定速系統更智慧

2005 年 10 月 18 日

突破調光閃爍與壽命瓶頸 LED照明驅動器設計翻新

2012 年 06 月 18 日

ATE設備需求不斷演進 電源功率/雜訊/重量要求更嚴

2020 年 01 月 13 日

802.11ax嶄露頭角 Wi-Fi 6訊號測試驗證有一套

2021 年 12 月 11 日
前一篇
奇夢達強化與華邦技術代工合約
下一篇
福祿克推出9640A RF標準訊號源校正器