降低電源電壓變動量 整合LSI及DC/DC轉換器出線
英特爾(Intel)在秋季IDF 2007發表32奈米製程的靜態隨機存取記憶體(SRAM)實驗晶片，讓人感受到半導體製程的進展，實在很駭人(圖1)。90年代開始，半導體製程從500、350、250、180、130、90、65、45奈米到今日的32奈米，不光是半導體製程數字的進步，背後還潛藏一個很重要的現象，即電源電壓的往下滑落。從5、3.3、2.5、1.8、1.5、1.2到1伏特左右，大型積體電路(LSI)電源電壓也隨著半導體世代微細化在變動。對於一個產品設計者來說，電源配線上最難處理的，即電壓的變動。眾所皆知，電源電壓若不穩定，線路板上訊號波形的傳送會失真，因而造成LSI的延誤動作，也可能造成電磁干擾(EMI)的困擾，會造成上述情形很大的原因在於LSI的低電壓化。
》想看更多內容？快來
【免費加入會員】或
【登入會員】，享受更多閱讀文章的權限喔！
