降低電源電壓變動量 整合LSI及DC/DC轉換器出線

作者: 陳乃塘
2008 年 04 月 02 日
英特爾(Intel)在秋季IDF 2007發表32奈米製程的靜態隨機存取記憶體(SRAM)實驗晶片,讓人感受到半導體製程的進展,實在很駭人(圖1)。90年代開始,半導體製程從500、350、250、180、130、90、65、45奈米到今日的32奈米,不光是半導體製程數字的進步,背後還潛藏一個很重要的現象,即電源電壓的往下滑落。從5、3.3、2.5、1.8、1.5、1.2到1伏特左右,大型積體電路(LSI)電源電壓也隨著半導體世代微細化在變動。對於一個產品設計者來說,電源配線上最難處理的,即電壓的變動。眾所皆知,電源電壓若不穩定,線路板上訊號波形的傳送會失真,因而造成LSI的延誤動作,也可能造成電磁干擾(EMI)的困擾,會造成上述情形很大的原因在於LSI的低電壓化。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

同步式降壓轉換器中 Cdv/dt 感應導通的測量與分析

2004 年 10 月 01 日

兼具資料編碼/密鑰管理功能 數位版權管理系統挑大樑

2007 年 07 月 05 日

釐清操作原理 架構精簡電流模式

2007 年 07 月 26 日

3G網路負擔拉警報 行動數據流量卸載登板救援

2011 年 11 月 17 日

打造智慧運輸系統 嵌入式處理器位居要角

2011 年 11 月 24 日

實施汽車晶圓偏移監控 車用元件良率提升有秘訣

2019 年 02 月 11 日
前一篇
上中下游供應鏈齊頭並進 台商前進LED照明市場商機
下一篇
溫瑞爾Workbench獲Eclipse Foundation獎項