類比技術:類比元件測試新寵 DFT縮短測試時間與成本

2005 年 08 月 03 日

測試模式是一種可測試設計(Design-for-Test, DFT)技術,主要用於半導體元件測試。採用測試模式技術的設計可作動態配置,讓一個或多個獨立功能方塊接受測試,不像全功能測試般出現寄生參數效應。測試模式包含一組特別電路,能讓元件進入特定狀態,協助測試/設計工程師存取元件內部某個或多個方塊。文中將探討測試模式的優點以及全功能測試的缺點,同時說明如何設計元件以支援測試模式、如何進入測試模式。
 

隨著元件複雜度不斷增加,對產品品質的要求也更趨嚴苛,因此以最快速且有效率的方式來測試IC就顯得格外重要。測試工程師正分頭進擊,確保IC和其它複雜半導體元件的可測試性,主要目標為縮短設計週期,並以更低測試成本將設計錯誤減至最少,這些要求對於穩定先進的可測試設計(Design-For-Test, DFT)技術的發展,已形成極大壓力。本文主要介紹類比元件測試,還將以交換式直流電源轉換器為範例加以說明。過去測試工程師使用操作測試(Operational Test)來驗證這類元件功能,但這種做法有許多缺點:
 

‧元件品質無法獲得保證,導致客戶退貨率升高;換言之,元件雖然通過最初的操作測試,某些電路方塊卻無法正確運作,再加上操作測試有其先天限制,所以可能無法找出有問題的電路方塊,客戶可能要等到實際使用時才發現元件有問題。
 

‧雜散電容和電阻、串訊、長導線,以及操作測試過程出現的大電流都會造成寄生參數效應,使工程師很難、有時甚至不可能在晶圓測試階段測試這些元件。
 

‧許多功能無法在完整操作模式下單獨接受測試,例如測量交換式電源轉換器的功率電晶體導通阻抗等。
 

‧操作測試對於故障元件的診斷可能沒有幫助,它無法將元件的故障位置、故障過程和故障原因告訴工程師。對於正在評估元件的設計工程師來說,資訊缺乏會讓除錯過程變得緩慢且繁複。
 

由於DFT研發成果日益豐碩,工程師如今能利用元件提供的測試模式,動態存取IC內部每一個結構化方塊(Structural Block)。使用這項技術的目的在於確保成品元件能在指定的應用中正確操作,同時將正常元件和有問題的產品分開。
 

使用測試模式可能帶來下列好處:
 

‧生產力升高
 

‧新產品上市時間加快
 

‧測試涵蓋率更大(Test Coverage)、漏洞更少
 

‧測試時間縮短
 

‧測試成本降低
 

測試工程師可以和設計工程師討論如何簡化個別功能方塊的測試,他們可以根據元件資料表擬定測試計劃,同時列出元件各個方塊的介紹以及該方塊的測試方法,從這些資料即可清楚看出操作測試無法觸及和測試元件的許多功能。
 

要解決這個問題,設計人員必須在元件內部增加硬體電路,使複雜電路方塊的測試和存取更為方便,測試工程師也能輕鬆切換所要測試的結構化方塊。由後面提到的幾種方法可做到此點。
 

測試模式偵測
 

除了正常元件操作之外,設計人員還可增加額外電路支援DFT功能,這些電路只有在元件進入相關測試模式時才會動作;換言之,只有在晶圓測試和成品測試時,測試模式才會在功能方塊需要測試的地方啟動一段很短時間,在正常操作模式下,DFT電路會進入睡眠狀態。設計人員必須在兩種方案中做出選擇,其一,高測試涵蓋率,缺點是佔用較大的矽晶片面積,其二是較低的測試涵蓋率,但是晶片面積較小。
 

測試工程師已熟知許多技術,它們使進入測試模式成為可能。特定測試模式的使用應該簡單方便,但不能影響元件的正常操作;換言之,在正常操作條件下,元件不得進入測試模式。測試模式進入方式的選擇,是由元件接腳數、複雜性和測試模式總數而定,以下是進入測試模式的不同方法:
 

‧串列/並列通訊介面
 

‧測試模式專用接腳
 

‧多位準電壓序列(Multi Level Voltage Sequence)
 

‧在測試模式中重新指定元件接腳
 

雖然進入測試模式的方法還有很多種,例如JTAG(Joint Test Action Group)介面就常用於數位元件測試,不過本文僅限討論前述的四種測試模式方法。
 

串列與並列通訊介面
 

許多元件會透過內建介面(I2C, RS232)控制其它外部硬體或與其溝通,這個介面可經過特別設計,讓其能選擇進入測試模式,這樣就不必為了讓元件進入測試模式而提供額外接腳。如圖1所示,元件處於操作模式時會透過I2C介面接收外界資料,同時將資料送至特定暫存器(R1、R2、R3)。想要啟動測試模式,我們可設定元件工作方式,使其在特定樣式的資料被寫入暫存器時就切換組態,變成僅供測試模式使用;我們還能增加額外的暫存器(如圖1虛線R4的部份),專供元件進入測試模式時使用。
 

測試模式專用接腳
 

一種簡單常用的方法是提供額外的銲墊/接腳,專供進入測試模式之用。若該銲墊僅在晶圓測試時才能接觸到,那麼元件就只能在晶圓測試時進入測試模式。由於元件封裝時不會替這些銲墊打線接合,完成封裝的最終產品將無法接觸到這些銲墊,廠商也不必為了保護這些元件而加上小心處理或防止靜電等警告標示。這表示晶圓測試可達成極高的測試涵蓋率,封裝元件的成品測試則能提供適當的測試涵蓋率。
 

多位準電壓序列
 

一種極為常見的方法是讓特定接腳擁有多電壓位準能力,例如圖2就是一顆雙測試模式(為TM1、TM2測試)元件的主要電路。
 

‧TM1啟動
 

讓指定接腳,如接腳A(PIN A)的電壓值超過可能出現的最大電壓(VDD,供應電壓),元件就會被強迫進入TM1測試模式。要讓元件順利地進入測試模式,加至該接腳的電壓必須比供應電壓(VDD)高出一定程度,這個電壓臨界值(Voltage Threshold, VT)是由元件所採用的製程技術決定,通常在0.5V~1.0V範圍。加至接腳A的電壓必須保持穩定,這樣元件才能停留在測試模式。假設VDD=3V,接腳A的電壓值就必須提升至3.5V~4.0V,才能使元件進入測試模式。進入測試模式後,接腳A就禁止用於任何操作。讓接腳A的電壓值下降VT成為前述假設的VDD=3V,元件就會離開測試模式,回到操作模式。
 

若測試模式執行時會用到接腳A的功能,我們還可用圖2虛線所示的簡單正反器鎖定TM1測試模式,等到TM1測試模式完成啟動和鎖定,接腳A的電壓只要小於VDD加上VT,不必再保持穩定,就能讓元件停留在測試模式。重設閂鎖器會讓元件離開TM1測試模式,其做法是先讓接腳A電壓下降至VDD,再讓它升高至VDD加上VT。
 

‧TM2啟動
 

若元件提供第二種測試模式TM2,則其啟動方法是讓接腳A的電壓升高超過TM1電壓加上VT(圖2)。舉例來說,假設接腳A電壓在3.5V和4.0V之間,元件並已進入TM1測試模式,此時只要將接腳A的電壓臨界值增加0.5V~1.0V,元件就會從TM1切換至TM2測試模式。這個電壓臨界值必須保持穩定,元件才會留在TM2測試模式。元件還可提供連鎖功能,確保同一時間只能在TM1或TM2測試模式間選擇其一。
 

在測試模式重新指定元件接腳
 

若元件提供多種測試模式,測試模式數目大於3時,就需要不同於前述雙測試模式偵測方式的另一種測試模式選擇機制(圖3)。元件進入測試模式後,就會將一隻接腳指定為時脈訊號的輸入接腳,再根據送至該接腳的時脈數目;例如利用上升邊緣進行偵測,來決定所選擇的測試模式(TMx)。元件所提供的測試模式數目是由時脈計數器的長度,以及測試模式解碼器(圖3)的複雜性而定。
 

元件的每一種測試模式(TMx)都是用來測試某個內部方塊(如圖4,BLOCK1→BLOCKm),這些內部方塊的I/O接腳在正常操作模式下若非無法存取,就是無法測試。舉例來說,BLOCK1的輸出級就是BLOCK2的輸入,但BLOCK1卻未連到任何元件接腳。對於這類內部電路節點,測試模式會以多工方式,將它們連接至元件接腳供外界存取,例如TM1測試模式和MUX就會將Block1的輸出連接到指定的元件接腳B(PIN B)。
 

交換式直流電源轉換器的實作
 

以交換式直流電源轉換器為例,說明使用DFT所發揮的作用。這顆轉換器是以類比電路為主,另外還有一些數位功能方塊,包括由測試模式偵測序列(Test Mode Detect Sequence)和時脈所驅動的測試模式解碼器。這顆元件使用LBI(Low Battery Input)接腳的靜態多位準訊號來偵測測試模式,它還會配合重新指定給EN接腳的時脈功能來執行測試模式解碼(TMx)。
 

加在LBI接腳的電壓(VIN加上VT)會啟動測試模式解碼器,測試模式進入電壓則須保持穩定,才能讓元件繼續留在測試模式(即圖2的測試模式偵測)。當電壓加至LBI接腳時(VIN加上VT),測試模式解碼器就會啟動,這個動作可由EN接腳上的時脈訊號隨時啟動,以便讓元件進入所要求的測試模式。舉例來說,要讓元件進入第2個測試模式(TM2,圖3的測試模式解碼器),就須在EN接腳加上兩個時脈脈衝(圖5)。
 

這顆交換式直流電源轉換器使用前述的測試模式偵測和測試模式解碼方法,圖6即是該元件透過測試模式技術所得到的總測試涵蓋率。
 

這顆元件的內部受測方塊只會輸出數位訊號,這些數位訊號會被多工至一隻共同輸出接腳(LBO, Low Battery Output)。
 

元件內部方塊的所有輸入都能經由接腳存取,這些接腳的功能在正常模式和測試模式完全相同。在持續監測LBO接腳的同時,還可利用這些接腳執行某些動作,例如升高和降低SENSE接腳的電壓(圖7),以精確量測內部比較器的臨界值,為元件資料表的重要參數之一。
 

高品質測試是半導體元件製造的重要一環,廠商需要藉其來避免將有問題的產品交付給客戶。隨著半導體元件日益複雜,設計週期必須縮短,總測試涵蓋率又必須提高,這些需求使得過去能夠接受的測試方法在許多方面都已失去功效,因此IC測試開始採用更先進的DFT技術,讓工程師能夠動態測試半導體元件,以提供客戶高品質的產品。
 

(本文作者任職於德州儀器)
 

》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

強化可靠性/擴充性能 燃料電池測試系統再進化

2009 年 02 月 26 日

超越摩爾定律 28奈米FPGA突破功耗瓶頸

2010 年 07 月 15 日

兼具低成本、散熱佳優勢 矽基氮化鎵革新LED基板

2012 年 11 月 05 日

強化HD與3D應用體驗 USB 3.0傳輸效率全面進化

2012 年 12 月 17 日

組織化分析資安風險 聯網工廠拒當駭客天堂

2020 年 07 月 30 日

EDS分析應考量輕元素吸收效應 碳/氮/氧低能量X光易被吸收(1)

2024 年 09 月 13 日
前一篇
眺望台:元件間訊號流動關係重大 完整訊號路徑架構可提升效能
下一篇
LSI與RTJ Computing攜手合作 提供支援Java技術的ZSP核心解決方案