克服電晶體縮小化瓶頸 超淺層結合區形成技術

作者: 蔡俊雄
2004 年 10 月 01 日
邏輯元件持續朝高速度與低耗電進化,高速度的邏輯元件須仰賴足夠高的電晶體飽和汲極電流與低閘極電容;低耗電量則須仰賴更低的電晶體漏電流...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

具價格低/可重複燒錄特性 HT48E50試作電子遊戲機

2007 年 05 月 31 日

降壓轉換提供定電流輸出 高亮度LED電路設計有譜

2008 年 03 月 05 日

傳輸量/顯示功能倍增 DisplayPort1.2瞄準CE

2011 年 01 月 03 日

監視VCSEL光功率 全新鏡片陣列應運而生

2011 年 01 月 17 日

與WLAN技術緊密結合 MEMS模組增強室內定位精準度

2013 年 06 月 03 日

電源能效/尺寸/可靠兼具 智慧電網設計自動化跨大步

2021 年 01 月 07 日
前一篇
浩網科技舉辦測試技術研討會
下一篇
「富士通ASIC/Foundry研討會」於10月14~15日舉行