克服電晶體縮小化瓶頸 超淺層結合區形成技術

作者: 蔡俊雄
2004 年 10 月 01 日
邏輯元件持續朝高速度與低耗電進化,高速度的邏輯元件須仰賴足夠高的電晶體飽和汲極電流與低閘極電容;低耗電量則須仰賴更低的電晶體漏電流...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

電源:不再受限於電源位置 PoE新技術顛覆乙太網路

2005 年 07 月 13 日

類比技術:類比元件測試新寵 DFT縮短測試時間與成本

2005 年 08 月 03 日

提高液晶間隙厚度量測準確性 多通道光譜儀把關

2007 年 09 月 04 日

降低移動偵測耗電量/成本 被動紅外線感測器嶄露頭角

2007 年 09 月 11 日

選用正確變壓器/MOSFET 返馳式電源設計優化有譜

2011 年 12 月 22 日

AI結合聲學檢測 裝置異常狀態明察秋毫

2019 年 08 月 05 日
前一篇
浩網科技舉辦測試技術研討會
下一篇
「富士通ASIC/Foundry研討會」於10月14~15日舉行