克服電晶體縮小化瓶頸 超淺層結合區形成技術

作者: 蔡俊雄
2004 年 10 月 01 日
邏輯元件持續朝高速度與低耗電進化,高速度的邏輯元件須仰賴足夠高的電晶體飽和汲極電流與低閘極電容;低耗電量則須仰賴更低的電晶體漏電流...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

3GPP/3GPP2漸匯流 LTE/EV-DO網路切換需求浮現

2011 年 05 月 26 日

實現HD/3D/WDR成像功能 CMOS鏡頭革新IP監控系統

2012 年 07 月 05 日

感測器整合拓應用領域  機器人再增十八般武藝

2018 年 05 月 10 日

串聯元件/設備/系統/服務產業鏈 台灣應厚植5G通訊自主技術

2017 年 04 月 10 日

新一代自我調整脈寬調製器助力 穩壓器恒定開關頻率效能增

2018 年 10 月 06 日

整合嵌入式系統/神經網絡/邊緣運算 Easy Chat+為障礙者發聲(1)

2024 年 03 月 07 日
前一篇
浩網科技舉辦測試技術研討會
下一篇
「富士通ASIC/Foundry研討會」於10月14~15日舉行