克服電晶體縮小化瓶頸 超淺層結合區形成技術

作者: 蔡俊雄
2004 年 10 月 01 日
邏輯元件持續朝高速度與低耗電進化,高速度的邏輯元件須仰賴足夠高的電晶體飽和汲極電流與低閘極電容;低耗電量則須仰賴更低的電晶體漏電流...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

離線式LED照明開發挑戰高 驅動器電路設計不可不慎

2011 年 08 月 04 日

兼具高訊號發射性能/低配插力 正交底板連接器出線

2011 年 08 月 15 日

先進技術提升電動車能源效率 交通運輸綠色革命如火如荼

2017 年 05 月 18 日

Wi-Fi/LTE/LPWA各有所長 IIoT閘道器助攻遠端監控

2021 年 03 月 18 日

提前掌握Source/Sink產品測試重點 HDMI 2.1認證挑戰迎刃解

2022 年 12 月 22 日

嵌入式AI應用持續成長 深度學習大顯神威(3)

2024 年 06 月 18 日
前一篇
浩網科技舉辦測試技術研討會
下一篇
「富士通ASIC/Foundry研討會」於10月14~15日舉行