為同時滿足電子產品對外型輕巧與多功能整合的要求，運用三維(3D)封裝技術實現多晶片整合的設計方式，已成為繼系統單晶片(SoC)與系統級封裝(SiP)後，另一備受矚目的技術，包括半導體設備供應商、整合元件製造商(IDM)、專業晶圓代工廠與封裝業者均已加緊布局；隨著矽穿孔(Through Silicon Via, TSV)製程技術更上層樓，勢必進一步提升3D IC整合度並擴大未來應用領域。
事實上，看好3D IC技術與應用市場的成長潛力，專業晶圓代工廠龍頭台積電早已於2007年即轉投資晶片級封裝(Chip Scale Package, CSP)公司精材，跨足封裝領域，除聚焦互補式金屬氧化半導體影像感測器(CMOS Image Sensor, CIS)模組製造外，日前更於SEMICON China展會期間宣布將利用3D晶圓級封裝(Wafer-level-package, WLP)技術，整合CMOS與微機電系統(MEMS)製程，揮軍日益蓬勃的MEMS製造市場。
此外，工研院亦於7月下旬，邀集半導體上中下游廠商，共同成立先進堆疊系統與應用研發聯盟(Advanced Stacked-System and Application Consortium, Ad-STAC)，以推動3D IC技術及應用研發，為台灣半導體與資訊科技產業打造嶄新的競爭優勢。
符合小型化/低成本潮流 3D IC較SiP更勝一籌
 |
| 圖1 Aviza全球市場行銷副總裁Michael Martinez(右)表示，3D IC已是實現高整合、小尺寸與低功耗半導體方案的重要技術。左為Aviza PVD/CVD/Etch產品事業群行銷副總裁David Butler。 |
眾所周知，高整合度、低成本與即時上市(Time to Market)已是半導體業者追求的終極目標。儘管過去CMOS製程在線寬持續微縮下，順利循著摩爾定律(Moore’s Law)的發展軌跡不斷提高整合度，然而面對奈米製程挑戰加劇與不同製程元件間異質(Heterogeneous)整合的需求，讓以前段晶圓製造來達成高整合度的SoC面臨發展瓶頸。
Aviza全球市場行銷副總裁Michael Martinez(圖1)表示，傳統上，晶片是靠著製程的不斷微縮達到更高整合度，但當製程線寬不斷縮小時，會造成電晶體接線愈來愈多，增加晶片設計的複雜度及損壞風險。
因此，藉由後段封裝技術加速並提升晶片整合度的想法便應運而生，包括SiP與3D IC均是典型代表。雖然SiP也可實現3D立體架構的設計，但由於SiP技術多半採用晶片層級封裝，因此在成本及堆疊厚度上，仍難與採用晶圓層級封裝的3D IC相比擬，也因此讓全球主要半導體業者趨之若鶩。
矽穿孔互連技術不可或缺 深蝕刻製程重要性日顯
除晶圓級封裝外，矽穿孔技術亦是發展3D IC不可或缺的重要條件。根據工研院產業經濟與趨勢研究中心(IEK)的定義，矽穿孔技術是在晶圓上以蝕刻(Etch)或雷射方式鑽孔，並將導電材料填入孔洞，最後再將晶圓或晶粒薄化後加以堆疊而形成3D IC。
相較於採用打線接合(Wire Bonding)或覆晶(Flip Chip)技術實現3D堆疊，矽穿孔互連技術不僅可縮短連線距離節省中介層(Interposer)或導線架的使用，大幅減少晶片厚度及材料成本，更可提升晶片效能，降低電磁干擾(EMI)與功率消耗。
根據Aviza統計，矽穿孔可較打線接合技術節省30%的矽用量，在矽原料價格因太陽能產業需求大增而急遽攀高的情況下，前者優勢更加突顯，因而有愈來愈多業者選擇以矽穿孔來發展3D IC。
而為了實現矽穿孔互連，蝕刻製程即扮演相當關鍵的步驟，包括蝕刻的深度，電介質與金屬層覆蓋的品質好壞，均對矽穿孔的品質影響甚鉅。Aviza PVD/CVD/Etch產品事業群行銷副總裁David Butler(圖1)指出，現今業界所採用的Bosch蝕刻製程，雖然蝕刻率高，但容易使孔洞的壁面形成扇形的波紋，增加後續沉積過程的困難。因此，該公司結合已在微機電系統(MEMS)製造中廣為使用的深層蝕刻(Deep Silicon Etch)與其專精的薄膜沉積技術，開發出一套完整的矽穿孔製程解決方案Versalis fxP，可同時適用於研發階段及量產作業，協助開發人員提升生產品質及效率。
Versalis fxP係整合蝕刻、物理氣相沉積(PVD)及化學氣相沉積(CVD)等機台，藉由高度鏈結的流程，提供高效率、低成本及最佳化的生產平台。Butler強調，矽穿孔的製造流程環環相扣，每個過程的品質良窳均會影響下一階段的結果；透過Versalis fxP整合式平台，製造商只須面對單一設備商窗口，不僅掌控性高且可降低管理維護成本，同時，當產品發生問題時，也不會發生因機台供應來源不同而互踢皮球，延宕產品上市。
CIS將為首要應用 矽穿孔製造成本為3D IC普及關鍵
據了解，目前採用打線接合技術製造的3D IC產品已相當普遍，其中又以記憶體應用為最大宗；至於採用矽穿孔互連技術的3D IC則涵蓋CMOS影像感測器、MEMS、無線通訊SiP、堆疊記憶體、嵌入式記憶體、3D邏輯IC，以及發光二極體(LED)等應用領域，其中，又以CMOS影像感測器最早開始導入，而堆疊記憶體應用成長最為快速(圖2)。Yole Developpment預估，2012年以前，全球3D IC晶圓出貨量將以60%的年複合成長率(CAGR)向上攀升，並帶動相關設備與材料的大幅成長(圖3)。
 |
| 資料來源：Yole Developpement(06/2008) 圖2 2006～2015年全球採用矽穿孔技術的3D IC晶圓在各種應用產業的出貨量分析 |
 |
| 資料來源：Yole Developpement(06/2008) 圖3 2006～2015年全球矽穿孔技術的3D IC相關設備及材料市場產值分析 |
Martinez指出，矽穿孔製程成本將是3D IC進一步普及主要關鍵；隨著相關半導體設備、製造、封裝與電子設計自動化(EDA)等業者相繼投入研發，將有助此技術的發展更為成熟。
產官研聯手加速台灣3D IC發展
 |
| 圖4 左起為智旺電子總經理徐清祥、工研院院長李鍾熙、研發聯盟榮譽會長胡定華、工研院董事長史欽泰及Ad-STAC會長詹益仁共同慶祝先進堆疊系統與應用研發聯盟的成立，並宣誓將結合產官研力量加速推動台灣3D IC的發展。 |
工研院董事長史欽泰(圖4)指出，隨著數位電子產品朝向輕薄短小與高效能的方向發展，高度系統整合與無線化已成必然趨勢，3D IC由於整合度高、體積小及成本低，正可滿足此一發展需求，因而引起全球業者關注。
然而，要從2D轉移至3D堆疊整合技術並非易事。因此，工研院與半導體廠商攜手成立先進堆疊系統與應用研發聯盟，希望打造一個跨產業整合的3D IC研發平台。
工研院電光所所長，同時也是先進堆疊系統與應用研發聯盟會長詹益仁強調，3D IC必須透過上中下游整合才能成功。目前聯盟已有力晶、南亞、矽品、茂德、漢民、旺宏、巴斯夫(BASF)、布魯爾科技等九家業者計畫加入，未來仍將積極邀請材料、設備、電子設計自動化(EDA)工具、設計、製造、封裝及測試等各領域業者共同加入，進而整合產官研力量，共同推動3D IC技術平台與標準建立，並掌握3D IC規格及專利優勢，提升台灣半導體產業競爭優勢。
詹益仁進一步指出，工研院在4、5年前3D IC議題尚未熱門時，就已整合工研院電光所的半導體組及封裝技術組，以及晶片中心等五十多人投入相關技術研發，目前已有8吋的3D IC實驗室，並積極朝向12吋3D IC的目標發展。
