專訪Veeco PSP技術長Laura Rothman Mauer 濕式蝕刻降低3D IC製造成本

作者: 李依頻
2015 年 11 月 12 日
三維晶片(3D IC)可望擴大普及。半導體設備商Veeco日前發布新一代濕式蝕刻設備,將化學機械研磨(CMP)、電漿蝕刻、矽厚度量測與清洗等四種製程工序合而為一,可較傳統乾式蝕刻的方法,顯著減少3D IC關鍵製程技術--矽穿孔(TSV)的成本,同時降低缺陷發生情形,將有助提升半導體廠採納3D...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

飛利浦半導體調整步伐重新出發 預計今年第三季完成獨立分割作業

2006 年 07 月 24 日

專訪凌力爾特副總裁Donald E. Paulus

2010 年 12 月 13 日

專訪光寶科技執行長滕光中 光寶力拼雲端電源市占一哥

2012 年 02 月 13 日

專訪UL能源暨電力科技部事業發展經理陳立閔 UL無人機安規出爐

2017 年 02 月 06 日

OLED產線投資成本仍高 LCD主流地位不移

2018 年 03 月 26 日

異質運算/開放生態系實現AI民主化

2023 年 08 月 18 日
前一篇
整合OnHub中介軟體 盟創新閘道器蓄勢待發
下一篇
ThingWorx與ADI合作為物聯網應用提供雲端運算環境