專訪Veeco PSP技術長Laura Rothman Mauer 濕式蝕刻降低3D IC製造成本

作者: 李依頻
2015 年 11 月 12 日
三維晶片(3D IC)可望擴大普及。半導體設備商Veeco日前發布新一代濕式蝕刻設備,將化學機械研磨(CMP)、電漿蝕刻、矽厚度量測與清洗等四種製程工序合而為一,可較傳統乾式蝕刻的方法,顯著減少3D IC關鍵製程技術--矽穿孔(TSV)的成本,同時降低缺陷發生情形,將有助提升半導體廠採納3D...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

突破科技瓶頸創造消費需求 殺手應用其來有自

2004 年 12 月 09 日

投入整合型單晶片研發降低硬體成本 半導體廠推動Telematics成長

2005 年 03 月 03 日

量產/標準驗證邁大步 AC LED照明商機萌芽

2009 年 06 月 03 日

國際大廠/中國大陸官方力拱 中大尺寸LED背光市場受矚目

2010 年 09 月 06 日

iPhone 4露「線」惹風波 手機天線設計/測試挑戰加劇

2010 年 09 月 09 日

工研院綠能與環境研究所副所長鄭名山:淨零轉型打造韌性競爭力

2023 年 05 月 19 日
前一篇
整合OnHub中介軟體 盟創新閘道器蓄勢待發
下一篇
ThingWorx與ADI合作為物聯網應用提供雲端運算環境