心電圖(ECG)學是一門將心跳波動經離子去極(Ionic Depolarization)後轉換為可測量的電子訊號分析的科學。在將患者心跳狀況轉換到類比訊號設計當中，最常見的難題之一即是優化右腿驅動(RLD)，以達到高共模效能和穩定性。利用電晶體層級整合電路增強模擬程式(SPICE)分析有助於大幅簡化設計過程。
右腿驅動運作原理介紹
在ECG前端中，RLD放大器提供Vref的共模電極偏壓，並回授經過反相(Inverted)處理的共模雜訊訊號(enoise_cm)，以降低儀表放大器增益級輸入端的雜訊。在圖1中，來源ECGp及ECGn分離，以顯示RLD放大器如何為ECG訊號提供共模參考點，而這個部分的ECG訊號可在儀表放大器(INA)的正負輸入端出現。左臂、右臂及右腿的並聯RC組合代表集總被動電極連接阻抗，下文將以52kΩ及47nF表示。假設enoise以寄生方式耦合至輸入端，則enoise_cm的回授會降低各個輸入端的雜訊訊號，並使用外部過濾剩餘雜訊，或利用INA的共模抑制比(CMRR)加以抑制。
 |
| 圖1 LEAD I及RLD連接簡圖 |
在圖2、圖3中，可看出共模抑制的變化情況，這顯示不同RLD放大器增益的共模測試電路。圖中顯示，無回授電阻(亦即無限增益)時達到最佳低頻率CMRR，但是對於要求在拔除輸入放大器導線後，RLD放大器仍能以線性運作的應用而言，去除直流(DC)路徑抑或將RF值設定為調高，可能並不實際。
 |
| 圖2 CMRR與RLD增益之間關係 |
 |
| 圖3 CMRR與頻率及RLD增益(RF)之間關係的曲線圖 |
加速分析RLD前端電路 SPICE提高ECG效能
加速分析RLD前端電路 SPICE提高ECG效能
一旦確定RLD放大器的增益，即可使用測試電路，在迴路中輸入小訊號階躍(Step)，再監視輸出回應情況。此時回應顯示出強烈輸出振盪，顯示迴路不穩定。引起如此不穩定的主要回授路徑是RLD放大器周圍的主體/電極/INA回授路徑。測試電路允許在波德圖(Bode Plot)上單獨分析RLD放大器的回授和開放迴路增益(AOL)曲線圖。
圖4顯示1/β(回授)曲線圖所呈現的電極/INA回授的測試電路模擬結果。須注意的是，在無外部補償網路情況下，1/β曲線接近AOL曲線，且閉合速率(ROC)大於20dB/dec，顯示其過程不穩定。若要解決這個問題，必須在RLD放大器的局部回授中加入串聯Rc及Cc(圖3中的Zc)，以便整體1/β與AOL曲線交叉，使閉合速率(ROC)小於或等於20dB/dec，並且使迴路增益相位邊限(Phase Margin)大於45°。Zc即成為20k?30kHz頻段之間的主要回授路徑。
 |
| 圖4 AOL、1/β及Zc模擬結果 |
概括而言，SPICE是相當實用的工具，有助於快速分析和優化RLD前端電路的效能和穩定性。必須注意的是，模型的好壞決定模擬品質，因此，在開始分析和設計之前建立重要規格的正確模型相當重要，例如雜訊、AOL、開放迴路Zout及CMRR與頻率關係等。
