 |
| 捷碼科技台灣區總經理黃正年表示，類比/混合訊號設計在SoC設計中所扮演的角色已日益重要。 |
捷碼科技台灣區總經理黃正年表示，Titan AM平台是該公司今年初購併類比IP供應商Sabio Labs所取得的先進技術。藉由Titan AM平台所提供的樣板，設計人可在輸入新舊資料庫的規格後，透過該平台自動進行最佳化，並產生出完整的新資料庫，可大幅縮短以往動輒6個月以上的人工作業時程，將是該公司未來相當重要的主力產品。
集模擬/分析與驗證於一身
隨著消費性電子等應用產品的變化愈來愈快，且要求輕薄短小，功能豐富，將使得晶片方案涉及更多射頻、實體(PHY)層電路、時脈、鎖相迴路(PLL)等類比及混合訊設計。黃正平表示，尤其類比設計到65奈米以下後，製程參數就會變化很大，因此更須仰賴自動化設計工具，來提升設計效能。
Titan AM平台係為Titan平台的延伸，在原本模擬(Simulation)與晶片完工修整(Chip Finishing)能力上，再增加類比製程移植(Analog Migration)的功能。所謂類比製程移植意指設計人員要進行製程的升級如從0.13微米進入到90奈米製程，或者是要更換晶圓廠時，原本的設計資料庫就必須重新移植到新的製程或重新進行模擬，以驗證新的製程參數是否正確。
黃正平指出，除自動化的類比移植功能外，捷碼在晶片完工修整技術亦獨樹一格，可利用布局編輯器(Layout Editor)工具協助設計人員整合類比及數位電路區塊，並確保所有電路連結無可正常運作，以便進行後續投產(Tape Out)。
據了解，目前市場上多數SoC設計工具的類比與數位設計環境毫無連結，因此，當進行晶片完工修整時，必須在不同資料庫間來回往返，造成許多時間的浪費。而透過Titan AM平台所提供的工具，則可讓設計人員在相同的資料庫環境中完成所有動作，且一旦發現錯誤即可馬上修改，並立即執行設計規則檢查(DRC)等驗證。
此外，Titan AM平台亦包含FineSim的SPICE模擬工具，可提供精準度極高的電晶體層級(Transistor Level)電路模擬，以及快速的Fast SPICE模擬。黃正平表示，現今市場上主流的SPICE模擬工具，由於10多年來都未有重大突破，在效能上已無法大幅突破。
因此，SPICE模擬的效能能否隨著處理器數目的增加而呈現線性增長，即成為客戶判斷模擬工具良窳的重要指標。黃正平表示，不論FineSim或Fast SPICE均已結合電腦多核心處理器的發展趨勢，可充分發揮多核心處理器的效能。他強調，利用多處理器進行模擬不僅可加速模擬，同時可讀取更多網表(Netlist)，省去以往利用人工分割網表來進行模擬的複雜過程，對於進行高階類比設計的客戶而言，可說是一大福音。
