賽靈思(Xilinx)推出低密度奇偶校驗(LDPC)錯誤校正IP基礎，為雲端與資料中心儲存市場實現各種新一代快閃型應用。由於各種3D NAND技術讓NAND快閃記憶體不斷精進，LDPC錯誤校正已成為一項關鍵的核心功能，以因應現今儲存解決方案對可靠度和耐用度的嚴格要求。
賽靈思數位訊號處理器(DSP)設計長Chris Dick博士表示，該公司在錯誤校正、DSP和LDPC的範疇有多年經驗，可運用這些技術為資料中心儲存市場提供較佳的LDPC解決方案。該公司加強LDPC IP各項功能，以配合快閃記憶體的特性，並有效因應雲端環境的儲存要求。
據了解，該公司的新解決方案擁有逼近薛農極限(Shannon Limit)的程式碼效能，且能達到較低的錯誤率平緩現象(Error Floor)，並可同時支援硬性及軟性決策解碼。該架構除了可靈活擴充外，更能支援未來各種新一代的非揮發性記憶體元件(Non-volatile Memory)，亦可為儲存應用提供所需的高傳輸量和低延遲率。此外，新款解決方案可減少元件面積和降低功耗，同時其所需的邏輯數量比其他同類解決方案更減少50%。
賽靈思網址：www.xilinx.com
