PCI-SIG日前於美國Santa Clara召開的年度開發者大會中宣布，PCI Express 7.0(PCIe 7.0)標準的第一版草案(版本號0.3)已正式獲得工作小組通過，並對PCI-SIG的會員開放。正式標準將按照原先預定的時程，於2025年制定完成。此外，為解決PCIe 5.0/6.0訊號在PCB板上傳輸距離不足的問題，PCI-SIG將對PCIe 5.0/6.0所使用的線纜進行標準化，預計在2023年第四季完成標準制定程序。
PCI-SIG總裁Al Yanes表示，對PCIe標準而言，0.3版通過是一個重要的里程碑，因為每一代PCIe標準的第一個草案版本都是0.3版。在這個版本順利獲得工作小組認可後，PCIe 7.0的正式標準，將可望如期在2025年制定完成並對外發表。
PCIe 7.0版將為許多重要應用，例如800G以太網、人工智慧(AI)/機器學習(ML)、雲端運算與量子電腦、大規模資料中心、高效能運算等，帶來頻寬更高、更低延遲，而且能源效率更好的高速介面。PCIe 7.0將導入PAM4調變，在16通道的配置下，可實現雙向512GB/s資料傳輸，同時也會具有延遲更低、能源效率更好等特性。
除了核心標準的更新外，由於PCIe 5.0/6.0訊號在PCB板上衰減嚴重，導致訊號傳輸距離變短，影響設計彈性，許多應用開發者均改用專屬線纜來傳輸PCIe 5.0/6.0訊號。因此，PCI-SIG也將針對這類線纜制定標準規範，預計於2023年第四季發表。新的線纜標準將把線纜分成內部連接與外部連接兩類，內部連接包含晶片對晶片、主機板對背板、主機板對板卡、板卡對背板等連接樣態，外部連接則包含同一機架內的主機板互聯，以及跨機架互聯兩種類型。
