智原於聯電製程推出基礎元件IP解決方案 - 產業動態 - 新電子科技雜誌 Micro-electronics


熱門關鍵字:電源模組 | SiC | 機器視覺 | GaN | 5G

訂閱電子報

立刻輸入Email,獲取最新的資訊:


收藏功能:
分享報新知:
其他功能:

智原於聯電製程推出基礎元件IP解決方案

發布日期:2019/11/25 關鍵字:聯電智原SocULPULL

聯華電子日前宣布與智原科技(Faraday Technology Corporation)推出基於聯電22奈米低功耗(ULP)與22奈米超低漏電(ULL)製程的基礎元件IP解決方案。該22ULP/ULL基礎元件IP已通過矽驗證,包含多重電壓標準元件庫、ECO元件庫、IO元件庫、PowerSlash低功耗控制套件及記憶體編譯器,可大幅降低晶片功耗,滿足新一代SoC設計需求。

智原科技研發協理簡丞星表示,智原透過與聯電長期合作及ASIC經驗,為客戶提供專業聯電製程IP選用服務。藉聯電技術推出新邏輯元件庫和記憶體編譯器IP,協助客戶藉成本優勢開發低功耗SoC,以布局物聯網、人工智慧、通訊及多媒體等新興應用。

聯電矽智財研發暨設計支援處林子惠處長亦表示,在許多應用中,SoC設計師都需針對各應用的節能解決方案。隨著智原在聯電可量產特殊製程上推出的解決方案,讓客戶可在平台上獲得設計支援,使用適用於物聯網及其他低功耗產品的平台。

針對低功耗SoC需求,智原基礎元件IP具備進階繞線架構,以及優化功率、性能和面積設計。相較28奈米技術,22奈米元件庫可在相同性能下減少10%晶片面積,或降低超過30%功耗。此外,該標準元件庫可於0.6V至1.0V廣域電壓下運作,亦支援SoC內Always-on電路維持低漏電;多元IO元件庫包括通用IO、多重電壓IO、RTC IO、OSC IO和類比ESD IO;記憶體編譯器具雙電源軌功能、多重省電模式、和讀寫輔助功能等特色。

研討會專區
主題式電子報
熱門文章