近年來，超大型積體電路的技術不斷進步，造就了許多功能強大的數位信號處理電路，雖然數位技術發展一日千里，類比電路的重要性並沒有被取代。在自然界所產生的連續訊號和數位電路處理的離散訊號之間，需要有類比數位轉換器(Analog to digital converter)及數位類比轉換器(Digital to analog converter)作為類比信號與數位信號之間的連接橋樑。在CMOS製程技術的推動下，類比數位轉換器及數位類比轉換器的設計趨勢是朝高速及高解析度發展。
數位類比轉換器(Digital to Analog Converter)的功能是將輸入的數位信號轉換成具有類比位準的信號，其應用包含了數位音響、通訊網路以及顯示器等方面。一般來說，在數位類比轉換器後端通常會連接一個低通道濾波器來使波型平整，但是一般所討論的數位類比轉換器是沒有包含濾波器這個部份。簡單的數位類比轉換器示意如表1所示，它代表著一個n-bit數位類比轉換器，其中B0~Bn-1為二進制數位輸入信號，Vout為類比輸出信號，通常可以用下面的公式來表示，其中Rref可能代表的是一個參考電壓或是電流。
通常在設計數位類比轉換器時，需要一些參數來評斷數位類比轉換器的特性，以下是一些常用到評斷標準。[1][2]
差模非線性失真定義為輸出信號位準的最大差距與理想的位準差異之間的差值，如表2所示。
整體非線性失真定義為輸出信號與輸入輸出轉移曲線的最大位準差異，如表2所示，而輸入輸出轉移曲線為起點與終點的連線，如表2中的虛線所示。
穩定時間(Settling Time)
穩定時間的定義為當輸出切換到最大值的時候，輸出信號穩定到一定的誤差範圍內所需的時間。
突波通常發生在輸入信號發生改變的時候，會再輸出產生一個類似脈衝的訊號，如表3所示，通常我們會用它所涵蓋的面積去計算突波的大小。
無假訊號動態範圍在頻譜分析上是一個重要的參數，定義為輸出信號本身的頻譜功率與最大諧波失真(Harmonic Distortion)頻譜功率之間的比值，這個參數對於判斷應用於通訊領域的數位類比轉換器是一個很重要的依據。
高速數位類比轉換器一般是應用在通訊領域，用來產生無線通訊的調變信號，其他的應用領域包含乙太網路及數位電視。一般高速數位類比轉換器是使用電流切換式的架構去實現，這種架構以電流輸出來產生類比信號位準，並且可以直接驅動輸出端的負載，不用在輸出端加入額外的放大器，所以跟其他的架構比起來可以達到較高的速度，基本的架構可以分為下面兩種：
二進制數位類比轉換器是直接以二進制碼控制電流源的開關，如表4所示，但是在中間碼轉換時(0111111111–>1000000000)，電流源會在轉態的瞬間同時導通，所以會產生最大的突波而影響諧波失真及造成穩定時間增加，並且由於在數位輸入遞增或遞減時，無法保證輸出信號為遞增或遞減，所以此種架構的單調性也比較差。
此種架構是將二進制數位類比轉換器中所有的電流源拆成許多相等的電流源，如表5所示，在這裡要將二進制碼轉換成溫度計碼，所以需要額外的解碼電路，造成佈局面積增大及電路複雜度增加，但是由於此種電流源切換方式是依序導通或關閉，所以不會有同時導通或截止的情形，可以減輕差模非線性失真及突波的產生，另外單調性方面的表現也比二進制數位類比轉換器要好。通常在設計高速數位類比轉換器的時候，會採用區段式架構(Segmented Architecture)，其架構如表6所示，可知將M位元的數位輸入解碼成溫度計碼，N-M位元維持原來的二進制碼，接著經過鎖存電路(Latch) 達到同步的效果，而電流開關(Switch)是用來控制電流源的導通或關閉。這種架構結合了前面所提到的兩種架構，可以適當分配溫度計碼及二進制碼，這樣可以結合前面兩種架構的優點，並且可以將兩種架構的缺點降到最低，達到減少電路複雜度及較好的突波、差動非線性誤差及單調性。
對於區段式數位類比轉換器來說，可以採用以下的方法來決定如何分配二進制碼及溫度計碼，由表7[3]及表1[3]來做一個初步的估計，因為電流源的不匹配與其面積有著下面的關係，A代表電流源面積，σ代表電流源相對標準差。表1中的Aunit代表完全溫度計碼類比數位轉換器在差動非線性失真為0.5LSB 時的電流源面積，可透過差動非線性失真為0.5LSB及整體非線性失真為1LSB曲線交點
來判斷何處是最佳區段化的地方，但因為考慮到若將交點水平地往右移、增加溫度計碼的位元數，則可以改善突波及差模非線性失真。在將此交點往右移的過程中，必須再考慮一項因素，也就是數位電路的面積也會隨著增加溫度計碼而呈現指數上升，所以在表中也劃出數位電路增加的趨勢線，因為不希望數位電路的面積佔的比例太多。當這條線跟我們之前所平移的點交會時，此時電流源的面積與數位電路的面積大約相等，由這點所對應的區段化百分比就可以決定要如何分配二進制碼及溫度計碼。
電流源的匹配程度對電流切換式數位類比轉換器的靜態表現有非常嚴重的影響，電流源的不匹配主要是由兩個因素所造成，Vth與β的不匹配，並且可以知道這兩個因素跟WL大小有關[4]，關係如公式(1)(2)，其中AVt及Aβ為製程的不匹配參數。在設計的時候，通常要依照數位類比轉換器所需要達到的規格來決定，其中代表每一個電流源的相對標準差，所以根據MOS電晶體電流公式及前面提到影響電流不匹配的兩個式子，可以得到電流源面積及不匹配因素之間的關係 [7]，如公式(3)，如此一來可以根據這個關係來設計適當的電流源的長寬大小。
…..(1)
…..(2)
…..(3)
(以上公式請見新電子226期1月號第165頁)
電流源輸出阻抗對於數位類比轉換器的影響，由[1]可知：
其中ILSB代表一個電流源的電流大小，RL代表輸出端的負載，N代表電流源的個數，RCS代表一個電流源的輸出阻抗，由這個式子可以看出電流源的輸出電阻跟整體非線性誤差的關係，由此可知電流源的輸出阻抗越大越好，所以電流源的架構方面使用疊接組態可以大幅提高輸出阻抗。由表9比較兩種架構的輸出阻抗， MS1及MS2組成差動電流源開關，由差模控制信號來控制，MC為疊接電晶體，MCS是電流源，接著由表10可以比較兩種架構的輸出阻抗，可以明顯看出疊接組態的輸出阻抗較大。
另外，必須考慮控制電流開關的差模數位信號，因為控制信號的不同步會造成不可預期的突波現象，進而造成諧波失真，所以需要設計一鎖存電路以控制信號同步。在此以NMOS電流源為例，當控制信號正處於轉態中間的時候，會發現此時電流源會有同時截止的現象發生，這是我們所不希望看到的情形，因為此時電流開關的源極會放電到地，接下來當轉態結束時就必須花一段長時間重新對源極充電，這樣會造成穩定時間變長以及輸出端的突波現象，所以必須使兩個反相的控制信號的交會點高於VDD/2來達到避免電流開關同時截止的情形，一般的作法是把控制交會點的功能做在閘門電路裡面，如此可避免發生電流源同時關閉所造成穩定時間變長及突波的產生。
一般來說，由於電流切換式數位類比轉換器所需的電流源非常多，造成佈局面積通常相當大，所以製程上的梯度效應及溫度差異會使電流源產生誤差，這些誤差很有可能會隨著電流源導通數目的增加而逐漸累加起來，如此一來便會對整體非線性失真造成影響，對於這種現象，我們可以採用適當的切換順序來補償[5]，如表 11所示，我們將一個電流源分成四個小的電流源並聯，並且將這四個電流源分別放置於四個區塊內，並且採用共質心(Common centroid)的對稱方式，這樣可以補償製程所產生的梯度效應，而在電流源旁邊黑色的區塊為模仿電晶體(dummy transistors)，可以使每個電流源所看到的環境大約相同來減少不匹配的情形。
對於設計一個高速數位比轉換器來說，最適合的架構就是電流源切換區段式，適當的分配二進制碼及溫度計碼可以得到較小的突波，較佳的差動非線性誤差及諧波失真。根據製程的不匹配參數，可以得到與電流源面積的關係，進而推算適當的電流源大小。佈局方法對高速數位類比轉換器有非常嚴重的影響，使用適當的切換順序及共質心的佈局方法可以減少電流源的不匹配以及避免錯誤的累加，經過這些步驟的考慮之後，使設計出來的電路可以達到最高的效能。
