JEDEC新增CXL記憶體標準 強化產品開發靈活性

作者: 吳心予
2024 年 09 月 30 日

JEDEC固態技術協會,日前發布兩項支援CXL (Compute Express Link)技術的新標準。兩項新增的標準已完成四個標準的完整套件,提供更靈活的傳輸技術,協助業界廠商開發多元的CXL記憶體產品。這四項標準均可從JEDEC官網免費下載

JESD319:JEDEC適用於CXL的記憶體控制器標準,定義了CXL記憶體控制器ASIC的整體規格、介面參數、訊號協議及功能。主要內容包括針腳參考設計以及功能描述,涵蓋CXL介面、記憶體控制器、記憶體RAS、元數據、時脈、重置、效能及控制器配置要求。JESD319著重於基於CXL 3.1的直連式記憶體延伸應用,提供標準化的功能基準,同時允許進一步供應商創新和客製化。

JESD325:JEDEC適用於CXL的記憶體設備管理標準,提供CXL記憶體設備的系統和設備管理功能參考規格。它針對基於PCIe Gen5的可現場更換的CXL記憶體設備,並符合CXL 2.0或更新的規範。關鍵主題包括

  • 管理介面要求(實體層、傳輸層和協議層)
  • 安全要求(簽章和雜湊算法、安全開機、安全韌體更新、SPDM)
  • 管理感測器和控制的要求
  • 熱管理要求
  • FRU重要產品數據內容要求

JESD319和JESD325加入JEDEC先前發布的相關標準:JESD317A,是JEDEC適用於CXL的記憶體模組參考基準標準,以及JESD405-1B:JEDEC適用於CXL的記憶體模組標籤。

JEDEC董事會主席Mian Quddus表示,隨著JESD319和JESD325的發布,JEDEC完成了一套強大的CXL技術支援標準。這套JEDEC標準為業界提供產品設計的靈活性,從完全符合JEDEC標準的設備,到高度差異化的解決方案,都可依照必要的管理標準開發。

標籤
相關文章

生成式AI助長高速介面需求 Kandou進軍PCIe Retimer市場

2024 年 05 月 07 日

JEDEC發布DDR4標準 DRAM頻寬/能效再升級

2012 年 09 月 27 日

JEDEC發表GaN電源測試方法新規範JEP182

2021 年 01 月 28 日

瞄準未來資料中心需求 賽靈思高階FPGA再升級

2020 年 03 月 12 日

Astera Labs智慧連接技術突破資料運算瓶頸

2022 年 11 月 14 日

Retimer力保高速訊號完整性 AsteraLabs解決AI性能需求/傳輸瓶頸

2024 年 05 月 31 日
前一篇
貿澤最新EIT系列探索永續智慧電網創新技術
下一篇
稜研主動式毫米波可重構智慧表面提升5G FR1/FR2覆蓋率