AI運算需要更快的運算處理速度，加快高速傳輸規格的更新。面對新一代的傳輸規格，IC設計、產品測試與電路保護，都需要在訊號的完整性等方面下足苦功。
生成式人工智慧(AI)技術在2023年爆發，人工智慧正式開啟大型語言模型(LLM)應用的時代。AI運算需要更快的運算處理速度，產業陸續導入PCIe 6.0、USB4 v2.0等技術，但是在IC設計、產品測試與電路保護等方面面臨挑戰。
傳輸介面IP助力PCIe 6.0導入
消費性電子常見的有線通訊規格，可以分為兩大類。円星科技(M31)類比電路設計處處長王懷德(圖1)提及，第一類是比較少見的手機內部通訊MPHY、DPHY，近年因為車用電子的需求，傳輸速度也從12Gbps提升到24Gbps。另一類是電腦上常見的PCIe及USB，這兩個規格的發展速度較快，已經達到24Gbps以上。近年來PCIe的規格更新速度飛快，維持每三年傳輸速度翻倍的規律，在AI應用的帶動之下， 已經進展到PCIe 6.0。
從IP的角度觀察PCIe的發展趨勢，王懷德指出，IP就是從硬體切入產業需求。整體的IP產業每年的成長率約為14%，2022~2023年在COVID-19疫情過後，電子產業面臨去庫存壓力，開發新IC的需求減緩，因此年成長率些微下滑。其中，傳輸介面IP的市場包含USB、PCIe、DDR、MIPI與乙太網(Ethernet)應用。市場占比以DDR為大宗，PCIe的產值也大幅提升。
在技術方面，PCIe從5.0進展到6.0，需要留意幾項變化。首先，PAM4技術為PCIe 6.0帶來更大的頻寬，同時也要向下相容前幾代的NRZ電路。其次，過往在有線通訊裡面。規定位元錯誤率(Bit Error Rate, BER)可能要小於10-12。但是進入高速傳輸時代，類比電路難以獨立達成BER 小於10-12的標準。因此在電路方面針對BER的標準降低，再透過數位的方式處理訊號。
另外在PCB方面，傳輸線要達到伺服器等級的傳輸長度，Pad to pad的通道損耗(Channel Loss) 還是要維持在32dB。最後，由於訊號縮小變成PAM4，所以串擾(Crosstalk)等規格，要比過去更加嚴謹。
平行處理加快傳輸測試
在AI應用快速發展之下，產業對於資料傳輸的需求攀升，加快傳輸標準的更新速度。是德科技技術專案經理邱柏勝(圖2)指出，許多領域都要用到高效能運算(HPC)。例如雲端運算需要高速I/O才能運作，高頻寬記憶體的傳輸也會應用PCIe相關技術。PCI-SIG協會受到AI與伺服器應用，對於高速資料傳輸規格需求的壓力驅動，在PCIe 4.0之後， 維持每兩年推出下一代規格，且傳輸速度加倍的規律。雖然市場上主流採用的規格仍是PCIe 5.0 的32GT/s，PCIe標準的制定已經迅速發展至PCIe 7.0(128GT/s PAM4)。雲端運算、車用與記憶體的技術進展，也是驅動PCIe規格更新的因素。
USB4技術也同樣快速發展，並且在Type-C介面普及的優勢下，已經受到市場廣泛應用。USB4的PHY基於Thunderbolt3 的技術，可將USB3、DP和PCIe等訊號整合成USB4訊號，基於路由器的架構傳輸，每個通道的傳輸速度可達10G/20G，所以一個包含兩個通道的連接埠，傳輸速度最高可達40G。
邱柏勝說明，推出上述規格的組織如PCI-SIG、VESA、USB-IF等，對產品的驗證有嚴格要求，其中產品的一致性測試(Compliance Test)是關鍵。Compliance Test可以確保不同廠商生產的產品在遵循同一測試標準下，無論在何地何時進行測試，結果都一致。然而隨著傳輸速度與頻寬持續增加，產品測試耗費的時間與複雜度也攀升，產品製造商需要尋求更有效率的產品測試方法。
LLM啟動高速傳輸世代 PCIe 6.0/USB4/AOC全速向前(1)
