芯科科技(Silicon Labs)日前宣布擴展其時脈產品系列，以滿足56G PAM-4 SerDes和新興112G串列應用對於高性能時脈的要求。透過此次產品系列的擴展，Silicon Labs可針對100/200/400/600G設計提供全面性選擇的時脈產生器、抖動衰減時脈、壓控晶體振盪器(VCXO)和XO時脈。
眾SoC、PHY、FPGA和ASIC製造商正逐漸轉移至56G PAM-4 SerDes技術以支援更高頻寬的100G+乙太網路和光網路設計。為滿足56G SerDes參考時脈的嚴格要求，硬體開發人員通常需要100fs(典型值)以下RMS相位抖動規範的時脈，這些設計通常也混用於CPU和系統時脈的其他頻率。
在56G應用中，硬體開發人員通常尋求完整的時脈樹解決方案來保證100 fs以下的RMS相位抖動，進而確保足夠的容限並減少產品開發風險。Silicon Labs的新型時脈和振盪器產品滿足現今這些嚴格的56G SerDes要求、以及新興的112G串列SerDes設計需求，這些設計在未來的資料中心和通訊應用中將迅速發展。
Silicon Labs時脈產品資深行銷總監James Wilson表示，Silicon Labs的新型時脈產生器、抖動衰減器和VCXO/XO構成廣泛、頻率彈性的低抖動時脈元件系列產品，並適用基於56G SerDes的100/200/400/600G通訊和資料中心設計。無論客戶是設計同步或是自由運作的系統，該公司都能提供合適的高性能時脈解決方案滿足其56G SerDes應用需求。
