根據TrendForce最新晶圓代工產業研究，2026年由於北美雲端服務供應商(CSP)、AI新創公司持續投入AI軍備競賽，預期AI相關主晶片、周邊IC需求將繼續引領全球晶圓代工產業成長，全年產值可望年增24.8%，約2,188億美元，預計台積電產值將年增32%，幅度最大。   2026年先進製程需求除了由NVIDIA、超微(AMD)等業者的AI...

美中科技競爭趨勢加劇，使2026年的半導體產業充滿不確定性。美國採取「小院高牆」策略，嚴格管控最先進晶片與製造設備的出口，遏止中國獲取尖端技術。中國則推動科技自立自強，在政府主導下投入巨額資金和政策支援，力求在晶片領域實現自主可控。 2026年的全球地緣政治局勢高度影響著半導體產業，其中以美中關係的競爭最為關鍵，半導體已成為美中科技角力的核心戰場，兩國都視其為國家安全與經濟實力的戰略資產。回顧過去幾十年，全球晶片供應鏈呈現「西方設計、東方製造」的格局，但如今局勢正急遽改變。 2026全球地緣政治背景與半導體產業趨勢 在國家安全考量下，半導體供應鏈正加速分裂為兩套體系：一套由美國主導，另一套由中國主導。美國採取「小院高牆」的策略，嚴格管控最先進晶片與製造設備的出口，以遏止中國獲取尖端技術。中國則視美國的限制為推動科技自立自強的動力，在政府主導下投入巨額資金和政策支援，力求在晶片領域實現自主可控。整體而言，美中科技競爭趨勢加劇，使2026年的半導體產業充滿不確定性。世界各國與企業不得不在兩大強權間審慎權衡，以確保自身的技術發展與供應鏈安全。 這種大國對抗已帶來廣泛影響，美中晶片爭端不僅是產業問題，更是地緣政治博弈的縮影，對全球供應鏈穩定和經濟秩序產生深遠影響。各國開始意識到供應鏈多元化與韌性的重要性：美國及其盟友加強合作打造友岸供應鏈，而中國則積極推動本土替代方案。在地緣政治緊張下，甚至過去被視為理所當然的跨國科技合作也受到波及，顯現出一個世界、兩套系統的端倪。這種局勢使2026年的半導體發展道路充滿挑戰，各方在追求技術進步的同時也須應對地緣政治角力所帶來的風險。 供應鏈安全與先進製程管制 面對半導體對國安與經濟的關鍵價值，美國聯合盟友採取多方面措施，確保晶片供應鏈安全並嚴控先進製程技術的擴散。美國自2022年以來陸續推出多項出口管制措施，特別是針對先進製程晶片和製造設備的嚴格限制。例如，2022年10月美國商務部頒布規定，禁止美國廠商向中國出口尖端AI晶片與半導體製造設備，並進一步限制美國人員參與中國晶片企業。 2023年美國又收緊規定，封堵此前的漏洞，包括禁止改良版AI晶片出口中國，以及限制繞道第三地轉售。2025年，美國更進一步擴大黑名單中的中國科技企業名單，並下令禁止美國與歐洲EDA軟體公司向中國提供尖端晶片設計工具。透過這些高牆政策，美國試圖維持對尖端半導體的領先優勢，防止中國在軍事和人工智慧領域透過先進晶片取得突破。 為加強自身實力，美國亦推出了史無前例的產業投資計畫。《晶片與科學法案》於2022年通過，提供高達527億美元補貼鼓勵半導體在美生產和研發，同時要求受補貼企業不得在中國擴張先進產能。截至2024年中，這項法案已激發了逾3,950億美元的私人投資，並創造超過11.5萬個就業機會。美國亦成功說服全球最大的晶圓代工廠台積電赴美投資設廠，台積電已在亞利桑那建廠，計畫引進3奈米製程產線。此外，美國政府以稅收優惠和關稅手段鼓勵其他海外晶片企業在美設廠。這種以商誘產的策略，搭配潛在的懲罰措施(如對未履行投資承諾者課以關稅)，旨在提高供應鏈在美國本土的比重，降低對海外晶圓生產的依賴。 在盟友協調方面，美國積極組建晶片同盟，聯合主要產業國共同防堵中國獲取先進技術。其中，日本和荷蘭是關鍵夥伴：它們分別是半導體設備和材料領域的重要供應國。2023年1月，美日荷三方達成協議，一同限制先進晶片製造設備出口中國。隨後，日本於2023年3月宣布對23項半導體製造設備實施出口管制，涵蓋清洗、沉積、光刻、蝕刻等六大類設備。荷蘭也在同年6月跟進，規定9月起出口先進浸潤式光刻機等設備須申請許可。這些舉措標誌著美國與盟友在先進製程管制上的緊密合作。儘管中國強烈抗議，稱此舉以國家安全為名行貿易保護之實，但美日荷聯手的出口管制有效延緩了中國半導體產業在先進節點上的腳步。 美國亦著手組建更廣泛的供應鏈安全網路，如倡議建立Chip...

隨著AI晶片需求爆發，HBM、Chiplet等3D先進封裝的複雜度與製程微縮的難度與日俱增，對檢測技術的精度與效率形成了嚴峻考驗。為此，產業正興起一股「品質控制向左移」的浪潮，將檢測重心從後端前移至製程初始階段，以求在萌芽期控制潛在缺陷。 為此，工研院量測技術發展中心與SEMI國際半導體產業協會於SEMICON...

2025年8月川普宣布對半導體進口課徵100%關稅，並推動1：1本土生產政策，要求賣給美國客戶的先進製程晶片至少一半在美國製造。 根據《華爾街日報》報導，川普政府正準備推動1：1比例政策：晶片公司從海外進口多少晶片到美國，就必須在美國本土生產同樣數量的晶片，否則繳關稅。美國希望半導體自主，但能做先進製程的只有台積電，這也讓川普政府直接挑明台灣，希望台積電能承擔起台美半導體韌性強化的重責大任。 為何明明有Intel、三星在美國設廠，真正能扛起重擔的卻是台灣的台積電？這不是偏心，而是殘酷現實：因為其他選項都不可靠。 地緣風險威脅　台積電成唯一選擇 數字會說話。2025年第二季全球晶圓代工市場，台積電拿下62.3%市佔率，三星僅11.5%，Intel基本上是零。更關鍵的是先進製程客戶結構：NVIDIA、AMD、Intel、高通、聯發科、蘋果、Google這七家美國科技巨頭，在7奈米以下製程全部選擇台積電。這不是偶然，而是長期技術積累的結果。 但這種高度集中埋下巨大隱憂。台積電超過80%的先進製程產能集中在台灣，而中共對台灣的軍事威脅從未停止。一旦台海發生衝突，全球晶片供應鏈將瞬間斷裂，不僅台灣面臨生存危機，美國科技產業也將陷入癱瘓。這正是華盛頓急於推動本土製造的核心原因。美國想要分散供應鏈風險，但環顧全球，能穩定供應先進製程的只有台積電。地緣政治風險固然存在，但技術現實更殘酷：當你想分散風險時，卻發現根本沒有其他選項。這就是壓力為何集中在台積電的核心原因。 良率慘跌兩成　三星客戶全跑了 三星不是不想搶先進製程市場，而是技術關卡過不了。第一代3奈米GAA製程良率勉強達到50-60%，第二代更慘，只有20%。商業化標準是70%，台積電3奈米已經達到90%。良率20%意味著每五片晶圓就有四片報廢，沒有客戶敢把關鍵訂單交給這樣的供應商。 客戶用腳投票最誠實。高通Snapdragon...

現代裝置及其元件的快速發展無庸置疑，但工程師們又是如何因應這些發展以跟上腳步的呢？設計類比與混合訊號(AMS)半導體電路既是一門科學，也是一門藝術。展望未來，這些技術進展將為工程師帶來令人振奮的挑戰與機會，突破創造力與技術專業的極限。 在半導體工程中，電磁場與矽之間複雜的非線性交互作用難以預測，而當製程技術進展至...

隨著製程節點不斷推進，隨機變異(Stochastics Variation)對圖案化製程良率的影響變得更加顯著。致力於先進半導體製造中隨機性誤差量測與控制解決方案的領導業者Fractilia於最新發表的白皮書指出，在最先進的製程節點中，由於不受控制的隨機性圖案變異導致良率下降及生產進程延誤，製造商的每間晶圓廠損失高達數億美元。這些影響甚鉅的變異，如今已成為先進製程節點量產階段達到預期良率的最大阻礙。 Fractilia共同創辦人暨執行長Edward...

  英特爾停止內部玻璃基板研發的決策，表面上是新任執行長Lip-Bu Tan資源重新配置的結果，但深層分析顯示，這個轉變反映了多重結構性因素的交互作用。2025年3月接任的Lip-Bu Tan面臨的是一個競爭力全面衰退的英特爾：在資料中心市場雖握有62%市占率，但AMD在同市場的營收卻更高，顯示英特爾正以大幅折扣競價；Core...

稅收抵免大增10個百分點，從25%跳升至35%！川普這次「大美麗法案」不僅是給半導體業的超級大禮，更是美國重建半導體霸權的戰略布局。這項無上限的稅收優惠直接降低企業建廠成本超過三分之一，對動輒投資數百...

SEMI 國際半導體產業協會近日公布 2024年全球半導體製造設備銷售總額，由 2023年的1,063億美元增長10%，來到1,171億美元。   全球半導體前段製程設備市場在2024年出現顯著成長，其中晶圓製程設備銷售額帶頭攀升9%，其他前段設備也有5%增幅，此成長主要受惠於擴充先進製程及成熟製程邏輯晶片、先進封裝以及高頻寬記憶體(HBM)產能投資的挹注，同時中國地區的加碼投資也是背後一大驅動力。   後段製程設備則歷經連兩年下滑後，於2024年出現強勁復甦，這主要受到人工智慧(AI)與HBM製造日益增加的複雜性與需求所驅動。組裝和封裝設備銷售額成長...

為延續摩爾定律(Moore’s Law)，半導體製程微縮的技術創新方向不斷轉變。採用2D結構的互補式場效電晶體(CFET)，將是下一個推動產業變革的技術。 近二十年來，受摩爾定律啟發的純電路微縮，已不再是預測CMOS技術節點演變的唯一指標。第一個徵兆出現在2005年左右，當時Dennard縮放已經開始放慢。(編按：Dennard定律是指在固定功耗下，製程節點升級可帶來的性能提升幅度)。 隨著時間推移，半導體產業逐漸開始以其他技術創新來補充以微影技術(Lithography)為中心的縮放，以維持性能、功耗、面積和成本的優勢。這些技術創新包括在電晶體層級的材料和架構探索、在標準單元層級的設計-製程技術共同最佳化(DTCO)，以及透過3D整合技術實現的系統-製程技術共同最佳化(STCO)。 這些短通道效應(Short...

為延續摩爾定律(Moore’s Law)，半導體製程微縮的技術創新方向不斷轉變。採用2D結構的互補式場效電晶體(CFET)，將是下一個推動產業變革的技術。 引進較低性能的元件—imec採取的途徑 為了把2D材料引進最先進CFET架構的傳導通道，晶片大廠和大學團隊都正在探索解決方案。但imec選擇了其他方向，其背後推力是多項整合挑戰和預期成本的因素(圖3)。 圖3　2D過渡金屬二硫族化物(MX2)元件的發展契機–imec採取的途徑 為降低引進2D材料所需付出的心力和預期成本，imec選擇在較不先進的節點及較低性能的元件上逐步導入，著重在自家模組以及平面2D元件在12吋晶圓製程上的開發。把這些2D元件整合到高度複雜的CFET元件時，我們就能回顧這段期間的所學到的經驗。這些2D材料屆時也已經引進12吋晶圓廠，有關介電材料沉積和源極/汲極接點成形的解決方案也會就緒，而提升可靠度和變異性的不同發展路徑也會在探索的過程中。下文將詳解imec所採取的途徑。 0.7奈米技術節點的平面2D為基N型或P型FET imec正在努力先將基於過渡金屬二硫族化物(MX2)的2D元件引進其邏輯技術發展藍圖的0.7奈米(A7)節點。在此新技術世代，包含矽通道的互補式場效電晶體(CFET)將成為高性能的邏輯CMOS，電源會透過晶背供電網路來布線到這些邏輯元件，而底層快取(LLC)記憶體也可能利用先進的3D整合技術來連接到邏輯CMOS。 基於過渡金屬二硫族化物的平面2D元件的發展契機在於周邊元件。這些元件可能是配置於BEoL製程，甚至是晶圓的背面。像是低壓差穩壓器(LDO)，以及具備較低性能且用來啟動(及關閉)邏輯CMOS元件區塊的電源開關。 imec研究人員進行的模擬結果顯示，搭配過渡金屬二硫族化物通道的平面nMOS元件，在這類應用上極具潛力。晶圓背面或後段製程將有更多的可用空間來實作這些元件。因此，相較於位於晶圓正面的(昂貴)相應元件，這些平面元件的接點配置能更鬆弛，為更大型的平面元件架構預留空間，不論是N型或P型。 針對這些應用，元件層轉移是獲得青睞的沉積技術：BEoL製程和晶背處理流程為了不損害配置在晶圓正面的元件的性能，兩者皆把可用的溫度預算限縮在400°C以下。在這樣的低溫狀態下(運用業界相容的技術來)直接成長2D材料極具挑戰，因為這種作法可能會製出低品質的元件層。 0.3奈米節點的平面2D為基N型或P型FET 同時，把該材料導入imec...

創立40年來，比利時微電子研究中心(imec)已經從一間由70人組成的大學實驗室，擴展為奈米電子研發與數位技術領域的國際領先研究中心。目前聘用了超過5500名員工。作為國際要角，全球各地皆有代表。透過其研發計畫，imec集結了逾600位業界夥伴，帶領橫跨世界各地的半導體價值鏈科技公司共同驅動微晶片與其應用的創新，例如健康、汽車、人工智慧(AI)和製造等。 半導體先進製程多點突破 2024年的亮點是多項新建的重大里程碑和關鍵研究計畫，這些計畫強化了imec在先進半導體技術領域作為領先研發中心的地位，並鞏固imec在驅動創新和經濟成長方面的影響力。2024年6月，imec攜手ASML宣布啟用在荷蘭費爾德霍溫的高數值孔徑極紫外光(high-NA...