發動IoT首波攻勢 台積電祭出超低耗電製程

台積電大舉擴展超低耗電製程陣容。為搶占物聯網(IoT)與穿戴電子商機,台積電29日搶先發布超低耗電(ULP)技術平台,提供從0.18微米到16奈米鰭式電晶體(FinFET)等一系列超低耗電製程,協助客戶打造更低功耗且整合度更高的系統元件。 ...
2014 年 09 月 30 日

益華協助瑞昱縮減數位電視SoC面積

益華電腦宣布瑞昱半導體成功運用Cadence Encounter RTL Compiler具實體意識的RTL合成技術縮減數位電視SoC面積,並具體實現在高度整合的多媒體系統單晶片(SoC)–Imagination...
2014 年 02 月 20 日

益華取得Fraunhofer AAC Codecs授權

益華電腦與Fraunhofer IIS連袂宣布,益華電腦已經從Fraunhofer IIS取得全套MPEG AAC編碼授權,以搭配Tensilica HiFi DSP使用。Cadence益華電腦將運用這項產品來強化專為HiFi...
2014 年 01 月 14 日

益華Voltus IC電源完整性方案上市

針對電子開發商所面臨的關鍵性電源難題,益華電腦推出Voltus積體電路(IC)電源完整性解決方案,提供目前最高效能與最佳功能的電源分析作業,以符合新一代晶片設計的需求。Voltus IC電源完整性解決方案植基於獨創的新技術,並整合Cadence...
2013 年 11 月 21 日

益華數位設計實現與驗證方案獲智原採用

益華電腦宣布智原科技透過採用Cadence完整的工具流程,已成功完成該公司最大型的系統單晶片(SoC)專案開發。這是一顆邏輯閘數達三億個的4G基地台晶片。藉由在其階層式(Hierarchical)設計流程中部署Cadence...
2013 年 11 月 20 日

益華發表Palladium XP II驗證平台

益華電腦發表的Palladium XP II驗證運算平台,奠基於Palladium XP仿真技術,擴展容量達二十三億邏輯閘,大幅提升驗證效能達50%,加速軟體驗證,為強化系統開發套裝不可或缺的一環。由於更低的功耗與更高的閘道密度,半導體與系統製造廠商現在能夠以更小的面積承載更大的資料量,讓產品上市時間提前4個月,驗證生產力提高兩倍。 ...
2013 年 09 月 13 日

強化行動裝置運算火力 晶片商祭出獨家影像/通訊IP

行動裝置影像和通訊子系統性能可望全面進化。行動裝置導入4G通訊技術後,不論影像或通訊子系統的設計均更加複雜,因此矽智財(IP)與晶片商已分別提出獨特的視訊運算及LTE晶片設計IP,協助裝置製造商提升產品效能。
2013 年 06 月 06 日

益華發表時序簽核解決方案

益華電腦發表全新的靜態時序分析與收斂工具,稱為Tempus時序簽核(Signoff)解決方案,執行速度比市場上現有工具更快十倍。Tempus可延展以因應數百萬處理程序之設計的全平面分析;Tempus擁有完善整合的簽核收斂環境,巧妙地運用具備實體意識的創新ECO技術,幫助縮短設計收斂到只需數週時間。 ...
2013 年 05 月 27 日

比CPU快二十倍 IVP DPU掀畫素運算新革命

影像/視訊資料層處理單元(IVP DPU)將大幅推升畫素處理速度。由於影像裝置解析度、鏡頭畫素激增,造成中央處理器(CPU)負荷加劇,因此矽智財(IP)供應商Tensilica近期推出新一代IVP DPU,可提供較CPU快十到二十倍的畫素處理能力,正大舉搶進行動裝置、汽車ADAS系統。 ...
2013 年 05 月 20 日

益華電腦/格羅方德合作改善20/14奈米製程

益華電腦宣布,格羅方德(GLOBALFOUNDRIES)與益華電腦合作,為20與14奈米(nm)製程提供樣式分析資料。格羅方德運用益華電腦樣式分類(Pattern Classification)與樣式比對(Pattern...
2013 年 05 月 09 日

格羅方德/三星支援Cadence先進製程技術

益華電腦(Cadence)宣布主要晶圓廠夥伴中的兩家–三星電子晶圓代工部門(Samsung Foundry)與格羅方德(GLOBALFOUNDRIES),可支援以20和14奈米先進製程設計為目標的嶄新Cadence客製/類比技術。這兩家晶圓廠將為最近導入的Cadence...
2013 年 03 月 08 日