數位主線串連封裝協同設計

隨著半導體應用的逐漸增加,愈來愈多的IC配置開始採用2.5D或3DIC技術。在過去十年中,可以看到這些元件配置在最高容量的FPGA、高頻寬的記憶體和針對高效能運算和資料中心的處理器中被廣泛應用。蘋果(Apple)宣布使用M1...
2023 年 08 月 29 日

初期設計逐步改善 EDA驗證流程喜迎創新策略

版圖布局電路驗證(LVS)是積體電路(IC)設計驗證週期中相當重要的一個階段,但現今設計尺寸變大,加上大量階層結構和複雜的晶圓代工廠驗證規則,要在最短的週期時間(TAT)內順利趕上投產(Tape Out)期限變得相當困難。為了縮短版圖電路驗證週期時間,大部分的設計團隊會使用平行化的設計流程,意即將各種區塊平行建置在全晶片設計中。如圖1所示,這些區塊同時包含內部以及第三方供應商所擁有的矽智財(IP),在整個驗證週期中分屬不同階段中經常被使用。
2021 年 08 月 26 日

西門子推雲端解決方案 加速PCB開發過程

西門子近日宣布推出一套創新的雲端軟體解決方案—PCBflow,此解決方案可在電子設計與製造生態系統之間架起橋梁,使西門子的Xcelerator產品組合獲得進一步擴展,並為印刷電路板(PCB)設計團隊與各類型製造商的互動提供一個安全的環境,透過在每個製造商的製程能力範圍内快速進行廣泛的可製造性設計(DFM)分析,協助客戶加速從設計到生產的整個開發過程。...
2021 年 05 月 04 日

西門子新硬體輔助驗證系統縮短驗證週期

西門子數位化工業軟體宣布推出下一代Veloce硬體輔助驗證系統,可快速驗證高複雜度的下一代積體電路(IC)設計。此系統是首個完整整合解決方案,它將同類較佳的虛擬平台、硬體模擬和FPGA原型驗證技術進行整合,為運用硬體輔助驗證的新方法奠定了堅實基礎。...
2021 年 04 月 28 日