熱門關鍵字:ADAS | 藍牙5 | NB-IoT | AI | 工業4.0

訂閱電子報

立刻輸入Email,獲取最新的資訊:

收藏功能:
分享報新知:
其他功能:

縮減先進製程IC設計時程 新思原型驗證平台登場

文‧侯冠州 發布日期:2015/09/23 關鍵字:VerdiHAPSSynopsys

為節省先進製程IC設計成本,新思科技(Synopsys)宣布推出新一代HAPS-80 FPGA原型建造系統。該系統搭配ProtoCompiler設計自動化和除錯軟體,並採用賽靈思(Xilinx)最新的現場可編程閘陣列(FPGA)元件,可大幅提升軟體開發、硬體/軟體整合,以及系統驗證的速度。

新思科技資深產品行銷經理Neil Songcuan表示,新一代軟硬體整合的HAPS-80 FPGA原型建造系統,可大幅縮短IC設計驗證時程,進而節省開發成本。
新思科技資深產品行銷經理Neil Songcuan表示,整合型原型驗證解決方案可大幅縮短IC開發時間、縮短除錯週期、執行更多測試、支援更大量的設計和更多軟體,以及縮短重複設計時間。

據悉,物理原型解決方案(Physical Prototyping Solutions),必須著重在IC設計開發的五大面向關鍵挑戰,包括FPGA製圖描繪、除錯的可視性、平台、容量問題,以及周轉時間。

而新思科技新推出的HAPS-80 FPGA原型建造系統,搭配ProtoCompiler軟體,可創造高達100MHz的多重FPGA效能,及可自動化分割(Partitioning)作業,將最初原型的平均開發時程縮短至兩周以內;此外,在賽靈思Virtex UltraScale FPGA作為元件的基礎下,該系統配置(Configurations)可支援高達十六億ASIC邏輯閘的設計,實現遠端使用與並行執行的多工設計模式。

新產品還內建除錯功能,提升除錯效率和辨別性,可擷取數千筆暫存器轉移層次(RTL)訊號,並透過新思「連續驗證平台(Verification Continuum Platform)」中VCS仿真工具之「統一編譯」及Verdi除錯工具之「統一除錯」,簡化模擬、仿真和原型建造的反覆流程,大幅縮短數月的設計和驗證時程。

新思科技資深產品經理韓良棟指出,對IC設計公司而言,原型驗證已愈來愈關鍵。其原因在於,若在原型驗證的階段,能準確除錯,對先進製程的企業來說,可省下相當多的光罩支出成本,因此原型驗證在未來先進製程的IC設計上,其重要性與必要性將會逐漸增加。

您可能有興趣的文章:
研討會專區
熱門文章