剖析取樣器測試操作原理 有效處理高速類比訊號輸出

作者: 翁立昌 / 許文景 / 鄭吉成
2007 年 03 月 02 日
大多數的數位訊號處理書籍在論及低值取樣 (Under Sampling)時多半認為是一種造成疊化(Aliasing)的錯誤現象,是訊號處理過程中應該極力避免的,然而在混合訊號晶片測試、更高頻的射頻 (RF)以及微波測試領域,應用低值取樣原理可有效降低儀器的訊號取樣頻率,至於疊化產生的影響則可透過小心的輸入訊號安排及輸出訊號分析加以消除。本文主要介紹一種利用低值取樣原理進行晶片輸出訊號取樣的儀器—取樣器(Sampler),除介紹取樣器功能及測試流程,並解釋低值取樣對於分立頻譜...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

SoC設計探索善用儲存架構特性 提昇快閃記憶體系統效能

2004 年 11 月 11 日

撙節測試成本 提升示波器效率成當務之急

2004 年 12 月 27 日

溫升過高難治本 交換式電源電路MOSFET出奇招

2009 年 05 月 24 日

感測系統連上線 邊緣智慧護IIoT節點安全

2018 年 07 月 16 日

SPARC沉積薄膜有效克服訊號串擾(1)

2023 年 04 月 27 日

可程式化移相器問世 光子晶片設計彈性大增(2)

2024 年 11 月 12 日
前一篇
AnalogicTech發表電源管理IC- AAT1275
下一篇
2.5MHz/40V降壓轉換器提供1.4安培電流