剖析取樣器測試操作原理 有效處理高速類比訊號輸出

作者: 翁立昌 / 許文景 / 鄭吉成
2007 年 03 月 02 日
大多數的數位訊號處理書籍在論及低值取樣 (Under Sampling)時多半認為是一種造成疊化(Aliasing)的錯誤現象,是訊號處理過程中應該極力避免的,然而在混合訊號晶片測試、更高頻的射頻 (RF)以及微波測試領域,應用低值取樣原理可有效降低儀器的訊號取樣頻率,至於疊化產生的影響則可透過小心的輸入訊號安排及輸出訊號分析加以消除。本文主要介紹一種利用低值取樣原理進行晶片輸出訊號取樣的儀器—取樣器(Sampler),除介紹取樣器功能及測試流程,並解釋低值取樣對於分立頻譜...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

後段驗證流程待突破 3D IC量產化挑戰重重

2010 年 02 月 22 日

降低成本攸關存亡 晶圓廠製程管制成顯學

2016 年 07 月 18 日

掌握車聯網安全標準核心 電動車/自駕車安心上路

2018 年 01 月 07 日

遵循三大基礎功夫 晶背FIB電路修補難度降

2019 年 05 月 12 日

SiC/GaN最佳化傳動系統效率 實現EV節能設計(1)

2024 年 02 月 02 日

強化失效解析/突破製造良率 TGV成絕緣中介層明日之星

2025 年 10 月 15 日
前一篇
AnalogicTech發表電源管理IC- AAT1275
下一篇
2.5MHz/40V降壓轉換器提供1.4安培電流