剖析取樣器測試操作原理 有效處理高速類比訊號輸出

作者: 翁立昌 / 許文景 / 鄭吉成
2007 年 03 月 02 日
大多數的數位訊號處理書籍在論及低值取樣 (Under Sampling)時多半認為是一種造成疊化(Aliasing)的錯誤現象,是訊號處理過程中應該極力避免的,然而在混合訊號晶片測試、更高頻的射頻 (RF)以及微波測試領域,應用低值取樣原理可有效降低儀器的訊號取樣頻率,至於疊化產生的影響則可透過小心的輸入訊號安排及輸出訊號分析加以消除。本文主要介紹一種利用低值取樣原理進行晶片輸出訊號取樣的儀器—取樣器(Sampler),除介紹取樣器功能及測試流程,並解釋低值取樣對於分立頻譜...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

65奈米以下製程變異複雜 晶圓層級測試挑戰加劇

2006 年 09 月 28 日

提升SoC開發效益 導入ESL設計刻不容緩

2006 年 10 月 27 日

多媒體影音驅動無線傳輸演進 UWB+藍芽整合穩固市場

2006 年 11 月 24 日

加入陀螺儀與傾斜感測器 數位三軸角度儀測量快又準

2012 年 03 月 05 日

抓取機器人整合3D視覺軟體 汽車發動機缸蓋搬運精準高效

2016 年 03 月 31 日

導入黏著式晶圓接合技術 SAW濾波器實現高良率封裝

2014 年 11 月 06 日
前一篇
AnalogicTech發表電源管理IC- AAT1275
下一篇
2.5MHz/40V降壓轉換器提供1.4安培電流