創意電子DDR4 IP採用台積電16FinFET製程

2014 年 05 月 29 日

創意電子第四代雙倍資料率(DDR4)矽智財(IP)已採用台積電16nm FinFET(16FF)製程技術,並成功通過晶片驗證,成為創意電子第一個採用台積電16FF製程技術的IP。


創意電子總裁賴俊豪表示,此16FF DDR4 IP代表設計上的突破。這是目前創意電子採用台積電16FF製程技術最快速的IP,也代表先進技術設計人員能夠儘快展開新一代裝置設計工作。


全新的16FF DDR4實體(PHY)IP運作速度達每秒3.2Gbit/s,比DDR3 IP提高了50%,而且同一速度下功耗降低25%。此IP具備台積電16FF製程優勢,外部迴路測試(External Loopback)達到3.5Gbit/s,並且以2.7Gbit/s的高速成功讀寫2.4Gbit/s規格的DDR4 DRAM;與DDR4 DRAM連接時,在同一速度下,相較於同一規格的28奈米DDR3 IP,可降低40%核心功耗。


16FF DDR4 IP內建PHY自動訓練模式,不但容易啟動、可節省驗證時間而且可使資料擷取定位(Data Strobe Positioning)達最佳化。此測試晶片(Test Chip)是採用日月光半導體的覆晶封裝(Flip Chip Package, FCBGA)技術,以及南亞電路板製造的增層覆晶載板(Multi-Layer Build Up Substrate)。新IP未來可能運用於各種高速網路架構和伺服器應用。


創意電子網址:www.globalunichip.com

標籤
相關文章

GUC以台積電16FF+製程實現高速運算ASIC設計

2014 年 10 月 30 日

台積電選用益華Virtuoso/Encounter平台

2012 年 10 月 31 日

賽靈思/台積合作採用CoWoS技術量產3D IC產品

2013 年 10 月 25 日

Ansys/台積電/微軟提升矽光子元件模擬/分析速度超過10倍

2024 年 09 月 30 日

台積電/Ansys整合AI技術加速3D-IC設計

2024 年 10 月 17 日

西門子為台積電3DFabric技術提供自動化設計流程

2025 年 02 月 21 日
前一篇
瞄準物聯網應用商機 Rambus推無鏡頭影像感測器
下一篇
貿澤獲得TE年度全球目錄型經銷商大獎