快取/晶片上快閃記憶體雙管齊下 實現微控制器即時性能

作者: Peter Bishop
2006 年 09 月 28 日
電子產品的功能日益複雜,為達成系統在輸出訊號的即時回應,除了加大處理器的運算速度和通訊頻寬,以及提供高儲存性能外,透過結合快取記憶體、晶片上快閃記憶體、以及頻寬資料匯流排功能的高整合度微控制器,並搭配處理器核心的關鍵架構功能,將可實現微控制器在即時性能上的需求。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

FPGA專欄:Logic Gate Design發展平台(完) 採用新邏輯設計提高運作速度

2006 年 01 月 27 日

結合優異技術特性與創新設計USB與PCIe觸角延伸

2006 年 04 月 28 日

IDF專題報導技術篇 英特爾處理器架構大一統

2006 年 05 月 10 日

新車評等制度強力驅動 ADAS引爆車用電子新商機

2014 年 12 月 01 日

借力ADS諧波平衡模擬模型 DDS訊號產生器改善失真問題

2016 年 03 月 17 日

提升雷達探測距離 氮化鎵PA脈衝下降有解(1)

2025 年 02 月 17 日
前一篇
飛思卡爾發表8位元QD4元件—MC9S08QD4
下一篇
PnPNetwork採用賽普拉斯EZ-USB FX2LP USB控制器