掌握FPGA設計細節 核心輔助式除錯加速驗證

作者: Joel Woodward
2007 年 04 月 30 日
【量測實務專欄】   採用FPGA的設計小組,在模擬與原型設計階段間的轉換會變得更順利。FPGA技術具備可程式控制的特性,並能配合規格改變,所以經常是最後才設計的硬體區塊,因此完成設計並在系統中測試該設計,將面臨極大的壓力。由於只有少數的接腳可用來呈現設計內部的能見度,造成除錯大型化,且複雜的FPGA設計可能會產生問題。僅憑直覺而非依賴實際的量測結果,通常只會引發挫折感並使專案進度落後。核心輔助式除錯(Core...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

以標準架構加速上市時程 NMPR解決產品互通性

2005 年 07 月 13 日

ADC結合HDMI接收器 數位介面建構高解析度TV世界

2005 年 10 月 21 日

挾技術優越性 DSP車用音訊系統設計搶眼

2007 年 10 月 02 日

備受各國重視 700MHz促進無線通訊/廣電整合

2009 年 06 月 30 日

全被動/半被動模式皆可運作 NFC感測標籤應用大無限

2014 年 06 月 05 日

ISO 26262標準把關  車用IC安全不馬虎

2017 年 06 月 26 日
前一篇
賽普拉斯PSoC評估套件具I<sup>2</sup>C埠擴充功能
下一篇
瑞薩推出SH2A-FPU CPU多重核心技術