掌握FPGA設計細節 核心輔助式除錯加速驗證

作者: Joel Woodward
2007 年 04 月 30 日
【量測實務專欄】   採用FPGA的設計小組,在模擬與原型設計階段間的轉換會變得更順利。FPGA技術具備可程式控制的特性,並能配合規格改變,所以經常是最後才設計的硬體區塊,因此完成設計並在系統中測試該設計,將面臨極大的壓力。由於只有少數的接腳可用來呈現設計內部的能見度,造成除錯大型化,且複雜的FPGA設計可能會產生問題。僅憑直覺而非依賴實際的量測結果,通常只會引發挫折感並使專案進度落後。核心輔助式除錯(Core...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

加速LED背光源入主液晶電視 驅動晶片扮要角

2007 年 06 月 29 日

節能/功能安全需求驅動 車用MCU/功率半導體規格翻新

2015 年 08 月 31 日

按鈕/開關/旋轉偵測難不倒 LDC實現創新人機介面設計

2016 年 12 月 08 日

高頻應用五花八門 三大評估點幫你挑對模擬工具

2020 年 11 月 23 日

克服電源設計障礙 大功率充電器尺寸精省有道

2021 年 04 月 26 日

突破AI GPU電源瓶頸 能源管理技術更上層樓

2024 年 10 月 21 日
前一篇
賽普拉斯PSoC評估套件具I<sup>2</sup>C埠擴充功能
下一篇
瑞薩推出SH2A-FPU CPU多重核心技術