掌握FPGA設計細節 核心輔助式除錯加速驗證

作者: Joel Woodward
2007 年 04 月 30 日
【量測實務專欄】   採用FPGA的設計小組,在模擬與原型設計階段間的轉換會變得更順利。FPGA技術具備可程式控制的特性,並能配合規格改變,所以經常是最後才設計的硬體區塊,因此完成設計並在系統中測試該設計,將面臨極大的壓力。由於只有少數的接腳可用來呈現設計內部的能見度,造成除錯大型化,且複雜的FPGA設計可能會產生問題。僅憑直覺而非依賴實際的量測結果,通常只會引發挫折感並使專案進度落後。核心輔助式除錯(Core...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

高速影音傳輸技術推陳出新 數位家庭產品認證考驗大

2009 年 04 月 24 日

善用EVP與應用處理器 多模LTE協定軟體開發加速

2013 年 01 月 17 日

行動寬頻網路跨入後4G世代  服務品質評比標準與時俱進

2016 年 12 月 05 日

人工智慧加持升級 智慧戒指推出市場試水溫

2017 年 06 月 12 日

革新工業自動化(上) 時效性網路統一基礎架構

2019 年 07 月 25 日

IGBT實現可靠高功率應用

2023 年 04 月 21 日
前一篇
賽普拉斯PSoC評估套件具I<sup>2</sup>C埠擴充功能
下一篇
瑞薩推出SH2A-FPU CPU多重核心技術