提高能效/擴大頻寬 DRAM朝3D堆疊架構邁進

作者: 蒯定明
2014 年 04 月 07 日
動態隨機存取記憶體(DRAM)設計正走向立體(3D)堆疊架構。電子產品對尺寸及效能要求日益嚴苛,促使DRAM製造商積極採納3D堆疊與Wide I/O設計架構,以在晶片尺寸微縮同時,提高記憶體密度與頻寬效能,並降低傳輸每位元所需的功耗。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

解決繼電器轉換的突波問題 零值交越點偵測電路扮要角

2006 年 11 月 24 日

三段式交流馬達逐漸普及 DSC扮演平台驅動關鍵

2006 年 12 月 29 日

建立靈活性寬頻接入設備線路卡 低成本IP DSLAM躍居主流

2007 年 01 月 29 日

提升固態照明產業發展 美國能源之星標準問世

2008 年 01 月 30 日

依SPF/人種不同調變 防曬警示帽實用架構漸具雛形

2008 年 02 月 04 日

兩埠分析技術減少OP/ADC電壓計算誤差

2009 年 10 月 11 日
前一篇
系統架構/連接器規格翻新 USB 3.1傳輸效能大躍進
下一篇
安捷倫雜訊分析儀可量測閃爍雜訊及RTN