提高能效/擴大頻寬 DRAM朝3D堆疊架構邁進

作者: 蒯定明
2014 年 04 月 07 日
動態隨機存取記憶體(DRAM)設計正走向立體(3D)堆疊架構。電子產品對尺寸及效能要求日益嚴苛,促使DRAM製造商積極採納3D堆疊與Wide I/O設計架構,以在晶片尺寸微縮同時,提高記憶體密度與頻寬效能,並降低傳輸每位元所需的功耗。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

創意設計加持 電容式觸控按鍵老店新開

2010 年 01 月 25 日

定電流馬達控制平滑度升級 安全監控攝影機畫面更清晰

2016 年 06 月 09 日

LTE/GPS模組襄助 汽車智慧功能開發更省力

2015 年 11 月 12 日

資安控管重中之重 SSD韌體安全更新不可少

2021 年 09 月 05 日

優化磁感應電能轉換 無線充電線圈設計最佳化

2021 年 02 月 01 日

工控資安不可輕忽 AMR網路攻擊防範有道

2022 年 04 月 18 日
前一篇
系統架構/連接器規格翻新 USB 3.1傳輸效能大躍進
下一篇
安捷倫雜訊分析儀可量測閃爍雜訊及RTN