提高IP整合效率 SoC開發時程大幅縮減

2016 年 07 月 21 日
矽智財(IP)整合逐漸被視為開發SoC的關鍵挑戰,而諸多因素共同導致IP整合更加困難。有鑑於此,EDA產業計畫以隨插即用(Plug And Play)類型的標準化IP來因應,使其在IP整合的過程中,發揮如同「樂高積木」般的效用。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

運用MSO偵測內嵌式設計問題 MCU混合信號設計有解

2005 年 11 月 10 日

擺脫裸眼式觀賞視角/價格桎梏<BR>柱狀凸透鏡3D技術嶄露鋒芒

2009 年 07 月 23 日

開關電源效率驗證/檢定再升級 數位示波器軟硬兼施

2010 年 10 月 25 日

PTU/PRU晶片出籠 磁共振無線充電擴展應用版圖

2015 年 09 月 07 日

UNO R3或R4?好難決定!兩款開發板選擇指南,幫專案找出最適配開發板

2025 年 01 月 28 日

現場匯流排原理/應用設計 CAN FD車載通訊有感升級(2)

2025 年 02 月 06 日
前一篇
Epson微控制器內建16位元快閃記憶體
下一篇
用服務抓緊客戶 是德首推跨品牌儀器校驗