整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

展現創新應用巧思 LBS打造雙向互動新體驗

2009 年 08 月 27 日

善用CMOS特性 3T SRAM技術難題有解

2012 年 05 月 24 日

外部監控晶片助力 多核MCU強化汽車/工業安全

2013 年 04 月 14 日

USB型即時頻譜分析儀問世 EMI相容性測試成本銳減

2016 年 01 月 10 日

提升自駕技術可靠度 MEMS定位系統須更精確

2019 年 06 月 10 日

智慧監測守護工廠環境安全 聯網系統降低木材加工污染(3)

2024 年 05 月 08 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程