整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

創造消費性電子產品競爭力 善用嵌入式Linux系統開發平台

2006 年 06 月 12 日

掌握控制器參數 智慧型觸控螢幕一點靈

2009 年 12 月 20 日

融合各項汽車安全特點 整合式雷達設計受青睞

2011 年 10 月 20 日

浮動閘極NAND面臨微縮瓶頸 3D/電荷擷取技術露鋒芒

2013 年 08 月 05 日

奈米壓印技術助力 捲對捲軟性基板製程前景可期

2017 年 11 月 13 日

智慧聯網/資安/差異化兼備 智慧家庭趨勢六箭齊發

2020 年 03 月 23 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程