整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

全新溫度量測技術出爐 LED發/散熱可視化付諸實行

2008 年 06 月 06 日

簡化感測網路部署 能量採集系統扮要角

2010 年 08 月 12 日

環境干擾日益嚴重 USB 2.0濾波不可輕忽

2010 年 08 月 16 日

滿足低功耗設計需求  分散式異構處理FPGA展妙用

2017 年 02 月 11 日

智慧建築應用腳步加快 BIoT創新技術扮要角

2019 年 11 月 21 日

台積電次世代面板級封裝技術2026年啟動 Copos重塑封裝新格局

2025 年 08 月 24 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程