整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

迎接LTE設計/測試新挑戰 量測儀器解決方案率先出擊

2008 年 03 月 24 日

防止過流/過溫故障 LED協同電路保護周全

2010 年 06 月 16 日

超低功耗技術助臂力 無線感測網路實現自主遠端監控

2014 年 02 月 06 日

腳底互動裝置助力 VR遊戲體驗身歷其境

2019 年 09 月 07 日

彈性部署/降低成本/減碳 微電網優化資料中心供電(上)

2021 年 01 月 11 日

強化天線效能/抗干擾演算法 雙模滑鼠多工切換減干擾

2020 年 09 月 17 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程