整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

以延遲鎖相迴路為基礎 超寬頻頻率合成器實現有譜

2008 年 09 月 17 日

有效預期響應變化 MEMS封裝設計有譜

2009 年 11 月 23 日

感測節點結合通訊功能 物聯網打造智慧新生活

2013 年 07 月 01 日

整合Sub-GHz/ZigBee技術 智慧能源管理系統加速普及

2013 年 07 月 08 日

掌握應用需求/EMI測試要領 藍牙裝置開發不頭疼

2017 年 03 月 06 日

導入卷積神經網路 3D結構光動態感測精準到位

2022 年 04 月 11 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程