整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

審慎考量電路板布局 降低手機音訊通道雜訊

2007 年 12 月 26 日

打造可攜式裝置高品質收聽 Class D音訊放大器扮要角

2007 年 12 月 27 日

攸關網路服務品質 IPTV關鍵量測技術舉足輕重

2009 年 05 月 05 日

硬體乘法器非必要 MCU展現高效率運算

2010 年 05 月 03 日

邏輯/記憶體特性大不同 3D IC堆疊配置關乎效能良窳

2012 年 03 月 01 日

AEC-Q100改版出爐 車用IC可靠度驗證再進化

2024 年 01 月 12 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程