整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

創造最高C/P值應用系統 無線感測網路實現最佳節能

2008 年 05 月 13 日

穿戴裝置功能漸趨複雜 手環Turnkey方案應運而生

2017 年 07 月 15 日

結合Sub-GHz/能量採集技術 電力線故障指示器智慧升級

2017 年 02 月 08 日

中間電壓提升至48V LED更明亮/壽命更長

2019 年 06 月 06 日

無線模組小兵立大功 智慧型LED燈泡設計無難事

2020 年 02 月 13 日

智慧監測守護工廠環境安全 聯網系統降低木材加工污染(1)

2024 年 05 月 08 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程