整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

高階DSC加持 智慧型SMPS大有可為

2010 年 03 月 18 日

結合多工與資料擷取器 萬用電表助力電性測試

2012 年 01 月 09 日

添加DDR5功能 SDRAM效能/部署能力大增

2020 年 01 月 06 日

定義/邏輯驗證精準又簡單 客製化指令加速特定領域應用

2020 年 08 月 03 日

距離測算分毫不差 降低GPS導航定位誤差有道

2022 年 09 月 19 日

SGP4模型家族結合ML 衛星位置估算要快/要準任君選

2025 年 02 月 05 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程