整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

通用大/小型電池 主動平衡BMS引領電動車發展

2011 年 05 月 05 日

自容、互容感測並用 電容式觸控螢幕抗水性大增

2013 年 02 月 04 日

超低功耗Sub-GHz收發器問世 無線感測器導入能源採集有譜

2014 年 01 月 06 日

簡化聯接至關重要 Sigfox突破IoT應用技術障礙

2019 年 04 月 13 日

電動車牽引逆變器效能大增 兼顧MCU/閘極驅動器/偏壓電源IC

2024 年 02 月 17 日

奈米井場效電晶體問世 基因/蛋白質檢測更上層樓

2024 年 02 月 20 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程