整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

射頻奈米設計挑戰重重 先進矽晶片建模重要性益顯

2006 年 03 月 08 日

單週期控制技術化繁為簡 輕鬆實現高功率PFC設計

2006 年 02 月 08 日

採FPGA建構平台發展環境 儲存區域網路效能再升級

2006 年 04 月 10 日

利用MCU I/O埠 簡易A/D轉換輸入方案實現有譜

2008 年 10 月 08 日

結合軟/硬體聯網控制 四足玩具機器人腳步靈活

2020 年 05 月 07 日

無線電架構攸關訊號干擾/共存 射頻採樣/零中頻設計細思量

2022 年 05 月 05 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程