整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

改採星狀分散式架構  PV發電系統克服遮蔽效應

2014 年 01 月 13 日

採用BroadR-Reach技術 車用乙太網路可靠度提升

2014 年 01 月 11 日

搶搭智慧家庭商機列車 家電聯網/控制眉角先搞懂

2017 年 01 月 26 日

結合溫度補償機制 隔離式pH值量測系統更精確

2019 年 09 月 02 日

創新引領製造業轉型 智慧感測/聯網奔向工業4.0

2023 年 01 月 09 日

低電感電容帶來諸多優勢 自動化設備性能升級

2023 年 01 月 12 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程