整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

液晶電視協調特性量測

2004 年 10 月 15 日

搶救行動上網裝置電源 PMIC/PMU分進合擊

2009 年 09 月 27 日

高速介面加持 資料轉換器/FPGA發威

2010 年 08 月 26 日

優化功率MOSFET開關設計 行動裝置充電器轉換效率躍升

2014 年 09 月 18 日

無線聯接加值智慧製造  智慧氣動閥門加速數位轉型

2021 年 09 月 16 日

監控電路提高系統可靠性 優化系統電源迴圈設計(1)

2024 年 06 月 21 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程