整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

自動化測試機質量並重 提升IC測試廠產能利用率

2005 年 01 月 26 日

PA/螢幕/處理器多管齊下 手機節能效益更彰顯

2010 年 09 月 06 日

搶搭行動裝置聯網潮流 晶片整合天線應運而生

2010 年 09 月 09 日

射頻影響牽一髮動全局 濾波器設計取捨費思量

2016 年 07 月 04 日

SiC MOSFET解封逆變器效能(2)

2023 年 05 月 22 日

EDS能譜判讀精準校正 分析偽訊號/能峰重疊(1)

2024 年 07 月 03 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程