整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

高速序列連接技術相似 SATA/SAS貼近網路應用

2007 年 11 月 02 日

掌握上行訊框架構 802.16m系統實作事半功倍

2012 年 01 月 19 日

借力RF MEMS可調電容元件 多頻多模LTE天線設計更精巧

2013 年 11 月 10 日

智慧手機/穿戴裝置夾擊 運動攝影機發展備受考驗

2015 年 05 月 30 日

迎向6G世代 異質整合更形關鍵

2022 年 10 月 10 日

矽世界的巔峰對決:英特爾18A與台積電2nm製程全面解析

2025 年 02 月 26 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程