在現代高速電子產品開發中，設計複雜度持續提升，無論是PCB布局審查還是電源完整性設計，都面臨時間緊迫、錯誤率高及重複作業繁瑣等挑戰。工程師必須在有限時間內完成大量檢查與模擬任務，以確保產品品質與上市時程。為應對這些挑戰，USI環旭電子開發了前端設計與模擬自動化平台(Front-End Design & Simulation Automation Platform, FEDS)，透過自動化流程，整合布局檢查與電源完整性模擬，提升開發效率與可靠性。
傳統PCB審查歷程痛點
傳統印刷電路板(PCB)開發歷程中，為了符合專案時程，Layout工程師與各功能開發團隊常被要求在一周內完成檢查報告中的每一項違規修正。以單顆CPU為例，違規點有三、四千個，雙CPU則可達七、八千個。此要求的背後，需要硬體與電源開發工程師即時審查並修正，以及4至5名Layout工程師每日熬夜手動修正所有違規項目。
在時間緊迫的情況下，提升效率成為首要任務。研發團隊歸納出四大關鍵痛點：
- 提升Layout違規修正效率，加快出圖生產(Gerber Out)流程
- 整合來自不同來源的檢查需求，減少工程師整理負擔
- 統一各功能檢查標準，避免人為標準落差
- 記憶各項檢查項目與規範細節，降低每次檢查作業量
針對上述問題，研發團隊設計了前端設計與模擬自動化平台FEDS，其中自動化電路布局審查工具可標準化檢查流程，提高效率，最佳化整個PCB審查作業。
自動化電路布局審查
PCB開發工程師在進行布局審查時，主要需求包括：
- 第三方工具檢查CPU訊號介面規範
- 不同平台設計指南(Platform Design Guide, PDG)對訊號介面規範要求
- 公司內部研發與製造經驗
- 工程師對產品的特殊檢查需求
工具可自動檢測並即時修正布線，輸出報告供工程師審閱，並收集資料進行統計分析。主要功能包括Routing Check、Pad & Placement、Via Check等，並可針對特殊需求開發檢查項目，例如：
- 差動訊號走線對稱性檢查：確保焊墊與通孔出線對稱
- 避免串擾(CrossTalk)效應：確保差動訊號間不受其他訊號干擾
- 接地過孔密度檢查：初步走線完成後，快速檢查電源網路(Power Delivery Network, PDN)以提前解決電源完整性問題。
導入成效
自動化布局審查工具可在電路圖完成約70%布線前，自動找出違規並輔助修正，帶來兩大改善(圖1)：
違規檢查正確性與一致性
- 導入前：倚賴經驗豐富工程師，意見不一，耗時且效率低
- 導入後：自動化檢查，統一標準，縮短檢查及修正違規點的總時數(圖2)
檢查效率提升
- 導入前：人工檢查耗時長，尤其是大型專案
- 導入後：自動化檢查速度快，降低工程師重複作業
電源完整性模擬挑戰
現代電子系統中，電源完整性(Power Integrity, PI)確保元件能穩定獲得電源，避免雜訊或波動影響(圖3)。隨著模擬項目數量增加，硬體和模擬工程師面臨多種挑戰：
- 時間與人力資源限制：傳統手動模擬耗時且需要專業的模擬工程師參與，模擬項目逐漸增多延長設計週期，影響產品上市時間。
- 錯誤率與品質不一致：模擬需求增加，手動設置容易出錯，導致結果不一致性和重複模擬工作，浪費資源。
- 大量模擬需求管理：各晶片有不同電源設計需求，模擬工程師需針對每個項目進行特定的參數設定，如何有效管理這些設定成為挑戰。
- 設計複雜度提升：處理器性能提高對電源要求更嚴苛，工程師需考慮更多設計因素，如去耦電容設計和電源與接地平面完整性。隨著設計變得複雜，快速找到問題並最佳化設計以減少資源和時間浪費尤為重要。
FEDS電源完整性模擬系統(FEDS-PI)
此電源完整性模擬系統的核心技術在於自動化工作流程，硬體工程師只需簡單操作即可完成大量模擬任務。此系統減少手動設置時間和人為錯誤，提升效率。我們同時建立電源完整性最佳化的手法，並透過內部LMS課程培訓工程師進行設計最佳化，推廣自動化系統到工程師端，縮減跨部門操作，提升模擬效率和產出，使電源完整性設計在有限時間內完成。工作流程包括(圖4)：
- 上傳版圖(Layout)、物料清單(BOM)及版層(Stackup)資料
- 選擇或編輯電源網路，建立模擬資料庫
- 系統自動連結模擬軟體執行模擬，生成報告
- 工程師依報告結果進行設計最佳化，再次模擬驗證
- 儲存歷史模擬紀錄，便於比較方案改善效果
實際應用成效
電源完整性模擬系統有效處理大量模擬需求，提供簡單操作介面，工程師可自行完成模擬，無需複雜設置，節省人力成本，展現了以下三個顯著優勢：
時間效率：傳統手動模擬從設定到報告製作需12個小時，FEDS-PI將整個流程縮短至僅需2小時，專案執行效率提升83%。
可靠性：自動化流程確保一致性和穩定性，內建錯誤檢查機制，能在上傳Layout後檢測潛在問題，提供一致性與穩定性。
模擬資源利用率：傳統方法每次模擬需工程師和軟體許可，FEDS-PI只需僅需一個軟體許可和一台Server即可24小時運行，提高資源利用率。
FEDS平台整合自動化布局檢查與電源完整性模擬，顯著提升產品開發效率、可靠性與品質。隨著AI技術發展，平台有望進一步實現自動缺陷識別與最佳化方案生成，進一步推動電子產品設計流程的效率革命。
(本文由USI環旭電子提供)
